This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] EK-TM4C1294xl:PWM 死区延迟最终会成为梯形波形中的意外延迟脉冲

Guru**** 1839620 points
Other Parts Discussed in Thread: TM4C1294NCPDT
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/582954/ek-tm4c1294xl-pwm-dead-band-delay-ends-up-as-an-unintended-delay-pulse-in-trapezoidal-wave-form

器件型号:EK-TM4C1294XL
主题中讨论的其他器件:TM4C1294NCPDT

PWM0配置:  

PWM0递增/递减计数、死区 GEN 本地更新、GEN SYNC、 GEN SYNC 全局更新。 PWM 输出更新模式设置为同步本地。

PWM0 输出 调用的条件阶跃:

 通过 PWMDBnCTRL 针对 PWM0特定测试条件启用或禁用死区延迟寄存器的循环操作。  2.关闭 所有之前的 PWM 输出引脚。  将 PWMENABLE 输出寄存器的二进制代码更改置为有效。

 问题:

GPIO 引脚上的 PWM 输出 延迟 周期 最终是在    逆变器的低侧输出一个新的二进制代码和梯形脉冲之后布置一个意外的脉冲周期、而 不是一个延迟 附加到  一个新脉冲。 但是、任何 发生 器的脉冲输出 PWM-A (高侧)似乎都将所需的延迟周期附加到新的输出脉冲、但 PWM0发生器在脉冲输出或类似情况发生之前可能不会使 PWM-B 下降。

TM4C1294NCPDT 数据表状态:
如果死区发生器使能、则会丢失 pwmB 信号、并根据 pwmA 信号生成两个 PWM 信号。 第一个输出 PWM 信号、pwmA'是 pwmA 信号、上升沿延迟可编程量。 第二个输出 PWM 信号、pwmB'、是 pwmA 信号的反相、在 pwmA 信号的下降沿和 pwmB'信号的上升沿之间增加了一个可编程延迟。  

问题是 、启用死区发生器后、是否应使 SW 返回、 现在已存在于 上面用于更改二进制代码的调用的步骤1中的步骤3中?   死区发生器 是否会自动更新 、但仅在每个本地 GEN 计数 为零后更新、并且当  步骤3发生时、死区发生在 步骤1中设置或清除 PWMnDBCTRL 使能位后、这与 PWM0输出模式同步本地更新?  

 在循环二进制代码更改为 PWMENABLE 寄存 器输出之前、在3个发生器上启用和清除死区的最佳方法是什么?   死区 PWMnDBCTRL 使能位处理是否应该是仅 在二进制代码更改 步骤3后的执行后更新?  谁最先捕获任何击穿焊球、或者  在 PWM 电机控制的前几个非常低的占空比中、这是否很重要?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    首先、我对附加的延迟有些错误、并回顾 FET 栅极以这种方式工作。 但是、这似乎是高 侧 FET 快速电流衰减的一个更简单的问题  、这会导致低侧 PWM 脉冲出现并产生远低于接地的尖峰、并且会合并一个 PWMnDBRISE/FALL 寄存器值的周期(160ns x 2)。

    当最小脉冲宽度大于600ns 时、低侧 PWM 脉冲(红色椭圆形)出现、当最小脉冲宽度设置为800ns 或更低时(慢速 FET 电流衰减)、低侧 PWM 脉冲变为过零的小幅值刻度标记。 那么、问题就成为了为什么在上升/下降寄存器值为160ns 时、快速衰减低侧脉冲(红色椭圆形)假设 PWMnDBRISE/FALL 为最小脉冲宽度(320ns)的问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    ONSemi 专家建议加快高侧 FET 的速度、以最大限度地降低 慢速电流衰减下逆变器的开关节点噪声。 似乎 可以   通过尽可能缩短 FET 关断时间或像我那样调整最小脉冲宽度来实现。 但是…

     将脉冲宽度减小 到100ns 以下还会导致 低侧 FET 关断时间  缩短 接近 SOA 警告的时间、 从而  通过 FET 结和  串联工作的体二极管将电感缓冲正向电流重定向到接地。  将低侧结加热 至危险水平的替代 方法可能建议 在  脉宽更新过程中静态减少高侧(PWM-A) FET 衰减时间。 在慢速 电流衰减中、逆变器已超出对称平衡、其中低侧 FET 的占空比接近100%、电流在逆变器的高侧再循环。

    问题仍然是什么导致低侧脉冲 反映 PWMnDBRISE/FALL 寄存器 (PWM-B)的值?

    通过    将 最小脉冲宽度设置 为低于600ns (慢速衰减)、可以完全减少或消除低侧 PWM 脉冲。 这样 做还 会在  高  侧 MOS 事件中 FET 导通未启用(清除) PWMnDBCTRL 时设置 PWM-A 的最小脉冲宽度。 如果不   是每个周期首先执行、那么 PWM A/B 死区计数器似乎不会被释放回直通模式。

    请访问 https://community.fairchildsemi.com/thread/1032

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user ="BP101"]问题仍然是什么会导致低侧脉冲 反映 PWMnDBRISE/FALL 寄存器 (PWM-B)的值?

    如果       PWM 死区计数  器由于慢速衰减而使 PWMB 出血到 PWMENABLE 寄存器和 MCU 输出引脚中、PWMnDBCTRL 使能位在更新时禁用得不够快。

    换句话说 、在 高侧 MOSFET 的慢速电流衰减中允许低侧 PWM 是不切实际    的、因为它会导致大量 PWM 接地噪声、LMI 工程师声称低侧 PWM 在快速衰减中似乎也不现实。 也就是说  、RDK 中发布的体系结构 LMI 在  抑制低侧 PWM 噪声方面存在主要问题。  RDK 用户手册指出 、可以实现快速衰减、但实际上它从未产生过低侧 PWM。  此外 、TM4C1294甚至 能够产生相同大小的 PWM 脉冲宽度 PWMA/B 强制    开启 FOC 慢速衰减模式后启用快速衰减模式时、死区延迟似乎是一种严重的后果。

    我们开发了一个 WA 来修复慢速衰减的 FOC 电机启动转换为快速衰减模式、但 它似乎是  低侧 PWM 由死区延迟脉冲而 不是 pwmB 输出导致的。 这 似乎 表明死区 pwmB 实际上没有足够长的时间从 pwmA 去耦 、此时在每个 PWMENABLE 调用周期中清除 PWMnDBCTRL 使能位、以便  在 pwmB 上产生一个完整大小的脉冲。

     死区计数器中可能存在未披露的时序限制。