This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LS3134:勘误表 ADC#1的问题

Guru**** 1807890 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/574856/tms570ls3134-questions-for-errata-adc-1

器件型号:TMS570LS3134

您好!

我收到了客户关于勘误表 ADC#1的两个问题。

1)解决方法#2显示“配置两个 ADC 模块,使其采样周期不重叠”。
这些背靠背采样周期之间是否需要任何时序差异?
(例如、ADCLK 的 XX μ s 或 YY 周期)
还是下一次采样可以在上一次采样完成后立即开始?
2)在两个变通办法选项中,哪一个更有效?
我想是第一。 在无法使用#1的情况下、#2是第二个选项。

谢谢、此致、
Kot

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kot、

    这两种变通办法适用于导致此问题的以下2种情况:

        1、由一个 ADC 采样的共享输入通道上的输入电压为(VCCAD - 0.3V)或更高、和

        2.第二个 ADC 对另一个通道进行采样,使两个 ADC 的采样窗口之间存在一定的重叠

    您可以使用解决方法#1或#2。 没有偏好。

    2个 ADC 的2个连续采样窗口之间没有定义和要求时序差

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 QJ、

    感谢您的回答、很抱歉我迟到了

    我的客户希望使用第二种权变措施、因为他们希望同时使用 ADC1和 ADC2。
    勘误表显示“如果输入低于 VCCAD-0、3V,则 PMOS 泄漏会呈指数级下降”。

    我们是否有任何显示电压和误差相关性的可用数据? (在任何一种情况下均正常)
    客户希望估计需要降低多少模拟输入电压。

    谢谢、此致、
    Kot

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 QJ、

    您能回答这个问题吗?

    谢谢、此致、
    Kot