[参考译文] TMS570LC4357：在中止处理程序中检测到同步中止时 TMS 的行为

您好 Franck、

我正在咨询我们的一位 EMIF 专家、稍后将与您联系。

致歉，Franck 对上述答复。 我的主题已被交叉参考、并发布了有关您的问题的错误消息。

关于异步和同步中止的具体问题、同步中止将覆盖 故障状态寄存器中的信息、然后异步故障信息将丢失。 当然、这取决于故障发生的时间与读取故障状态寄存器内容的时间。 如果在异步中止处理期间读取故障状态寄存器后发生故障、如果您在异步 中止发生后退出中止、则中止应在退出初始中止后再次触发 (我提到这 一点、因为异步中止通常是最糟糕的、因为它不能分配给器件的任何特定元件、因此通常需要系统以安全状态响应或器件可能复位的方式进行响应)。

你好、Chuck、

感谢您的反馈。 因此、如果我很好地理解您的答案、如果中止处理程序(由于同步或异步中止而输入)生成同步中止条件(例如  、由于数据访问的高速缓存中存在不可纠正的 ECC)、预期行为将如下

 中断处理程序 将继续执行、而不会在导致同步中止条件的指令上被中断

2. FSR 将 被同步中止信息覆盖

3.中止处理程序返回时，应再次触发中止以处理同步中止

与假设关键上下文中的任何异步中止或同步中止(例如中止处理程序)应与致命制裁相关联的行为相关的行为将使 ARM 建议变为不强制执行不可高速缓冲外部存储器中的中止处理程序。

不过、对于第1点、 如果检测到不可纠正的 ECC 错误、我实际上不知道处理程序如何继续执行。 它是否会继续通过强制丢失来绕过高速缓存，它是否会继续使用损坏的数据值？  

关于第2点。 在 ARM TRM 中也提到 Lost 的 LR 和 SPSR 呢？

谢谢、

您好，有什么新闻吗？

HE Franck、

我们已经讨论过这一点了一段时间。 我将回顾并在重新回顾主题和讨论后返回。

卡盘、

不是异常矢量中的不可纠正的错误、活锁的作用是：

"由于硬件错误或异常向量处的异常、处理器活锁。" ？

您好 Frank、

与您的另一个问题一样、我已经在 TI 用尽了我的资源来尝试获得有关此问题的答案、因此我将联系 ARM 以更清楚地了解预期行为。

您好 Frank、

下面是 ARM 支持人员对此场景的响应。

"你是对的。 如果内核在另一个数据中止(同步或异步)之前没有将 lr_abt 和 SPSR_abt 压入数据中止异常处理程序内的堆栈、则"嵌套"中止将导致内核丢失原始状态和返回地址。

在上面的特定示例中、内核将通过持续获取数据中止异常来循环。 LR_abt 的地址将位于数据中止处理程序内部、不指示原始异常发生的位置。 您实际上将失去返回后台应用程序的能力。"