• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 0 订户
  • 视图 750 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357：TM570LC 中的 Cortex-R5系统验证寄存器

admin
Guru**** 2334960 points
Other Parts Discussed in Thread: TMS570LC4357
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/594257/tms570lc4357-cortex-r5-system-validation-registers-in-tm570lc

器件型号：TMS570LC4357

您好！

1) 1) TMS570LC4357使用 Cortex-R5F。 ARM 的 Cortex-R5F TRM (DDI0460D) 在"§4.1.6系统验证"寄存器中进行了说明、例如"nVAL IRQ 使能设置寄存器"、"nVAL FIQ 使能设置寄存器"和"nVAL 复位使能设置寄存器"、这些寄存器允许通过提升 nVALIRQm、nVETQM 和 nVALESRM 信号来触发 IRQ、FIQ 或复位到 CPU。 我们计划将 PMU 的 PMUSERENR.EN 位设置为 true、从而允许用户模式读取/写入每个系统验证寄存器和几乎每个 PMU 寄存器。 但是、我们想知道使用系统验证寄存器会影响系统的扩展用户代码。

我们没有找到 TI 提供的文档来说明如何在 TMS570LC 中处理 nVALIRQm、nVALFIQm 和 nVALRESETm 信号。 它们是否已路由？ 它们的作用是什么？ 是否可以禁用它们的效果？

最初、我们认为 nVALIRQm 和 nVALFIQm 只需通过 VIM 通道22 ("Cortex-R5F PMU 中断")在 VIM 上产生中断。 但是、这是用于 PMU 中断的通道、因此我们现在怀疑系统验证中断也会通过该通道发出信号。

2) 2)我们还有一个关于通过配置 PINTENSET 寄存器产生的 PMU 中断的问题。 当内核产生中断时、nPMUIRQm 信号被置位。 此信号在 TMS570LC 中的什么位置使用？ TMS570LC 数据表修订版 C 在"§6.22.3嵌入式交叉触发器"中显示了 nPMUIRQm 信号。 PMU 如何与 CTI 进行交互？ 此外、 nPMUIRQm 是否也路由到 CTI 之外的其他位置？

谢谢。

  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Etienne、

    当然、通常会有一些可选功能留给内核集成商来决定它们的连接方式、即使它们包含在 R5F 内核的 RTL 合成中也是如此。 对于这些特定功能、我不知道如何处理它们。 我需要与我们的器件架构师以及可能的设计团队进行核实、以确认验证寄存器的处理方式。 请注意、在给定假日计划和时区差异的情况下、这可能需要几天时间。

    关于 PMUINTREQ 连接、我还需要做一些调查并与您联系。 同样、这可能需要几天的时间、因为我们的 LC43xx 器件专家目前正在外出度假。

    我提前对延误表示歉意。
  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    谢谢 Chuck。 您对该主题有什么新闻吗？

    此致、

    盖尔

  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Gael、

    我仍在等待来自我们设计人员的这方面的新闻。 对拖延表示歉意。
  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Gael、Etienne、

    对拖延表示歉意。

    回到您的问题、

    1号)
    与上面提到的卡盘一样、这些信号是可选的、并留给磁芯积分器处理。 在我们的设计中、所有三个信号(nVALIRQm、nVALFIQm 和 nVALRESETm)保持开路、不会对系统产生任何影响。

    2)
    nPMUIRQm 信号被路由到 VIM (中断)模块和 CTI。 这两种方法的处理彼此独立。
    您可以参阅数据表的以下部分、即6.15.3中断请求分配(VIM 中断通道22)。

    希望这对您有所帮助！
  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Karthik、

    感谢您的回答。

    信号"VALEDBGRQm"也在验证信号列表中(Cortex-R5f TRM 的附录 A.12)：这一信号是否也未在 TMS570LC4357中路由？

    此致、

    盖尔

  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    没错。 VALEDBGRQm 也保持断开状态、不会对系统产生任何影响。
  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    1)这意味着 Cortex-R5内核的整个"验证寄存器"功能不能在 TMS570LC 中使用、对吧？ 在 TI 文档中找不到此信息是不正常的。 是否可以更新 RM 或数据表以指示 TMS570LC 中的所有验证寄存器无效、或单独写入未连接所讨论的每个信号？

    但是、仍然有"C15、缓存大小覆盖寄存器"、它可能可用、也可能不可用。 请确保您将执行的文档更新也涵盖此寄存器。 在我们的情况下、它只能在特权模式下访问、因此我们不在乎。

    2) 2)感谢您确认 nPMUIRQm。 但是、我们并不真正了解 CTI 的作用和行为。 为了了解 nPMUIRQm 通过 CTI 对整个 TMS570LC 有何影响、我们应该阅读哪份文档？

    谢谢。

  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    有什么答案？
  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Etienne、

    很抱歉，我假期外出时，重播出现延误。

    [引用用户="Etienne Alepines">1)这意味着 Cortex-R5内核的整个"验证寄存器"功能在 TMS570LC 中不可用、对吧？

    根据 Kartik 的回答、这是正确的。

    [引用用户="Etienne Alepines"]在 TI 文档中不能找到此信息是不正常的。 能否更新 RM 或数据表以指示 TMS570LC 中的所有验证寄存器无效、或单独写入未连接所讨论的每个信号？[/quot]

    我们通常不在文档中包含有关 CPU 相关寄存器的详细信息。 我们的文档中也未包含您所指出的验证寄存器。 我们依靠 ARM 文档来讨论/记录 ARM 特定的功能。 我知道这一点有点不同、因为它是专门用于验证的寄存器集、未连接、因此有机会改进有关系统内 CPU 连接的文档。 我不知道他们的 TRM 中是否包含有关包含此功能的选项的任何 ARM 文档、但当然、如果它未连接、它不会影响活动应用中的器件运行。

    [引用 USER="ETIenne Alepins ]但是、仍然有"C15、缓存大小覆盖寄存器"、它可能可用、也可能不可用。 请确保您将执行的文档更新也涵盖此寄存器。 在我们的情况下、只能在特权模式下访问它、因此我们不在乎。

    虽然有针对更正、澄清等的文档更新计划、但没有针对内容进行重大更新的计划。 但是、我会将您的问题通知我们的文档团队、以便可以考虑这些问题。

    2)感谢 nPMUIRQm 的确认。 但是、我们并不真正了解 CTI 的作用和行为。 为了了解 nPMUIRQm 通过 CTI 对整个 TMS570LC 有何影响、我们应该阅读哪份文档？

    请提供有关 CTI 所需内容的更多具体信息。 我相信在 ARM 的调试架构文档中有更多有关 CTI 的信息。 同样、这是 ARM IP、因此您对此问题的最佳答案可能是询问 ARM、但我们将尽力解决具体问题。

  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我同意 TI 不应在其文档中重复 ARM 文档中的信息。 然而、这个问题与 ARM 内核在 TI TMS570LC SoC 中是如何被_集成的、这个问题的答案显然应该写入 TI 文档中。

    2) 2)是的、但我在所有 ARM 文档中有点困惑... 以下文档是否适用于 TMS570LC CTI 说明：CoreSight SoC TRM (DDI0480C)？

    谢谢！
  • 0
    TI__Guru**** 2334960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Etienne、

    [引用用户="Etienne Alepines">我同意 TI 不应在其文档中重复 ARM 文档中的信息。 然而、这个问题与 TI TMS570LC SoC 中 ARM 内核是如何被_集成的、这个问题的答案显然应该在 TI 文档中写入。

    我理解您在这里的观点、只能说这在相当长的一段时间内不是 TI 的常见做法。 我不知道为什么这么做的历史、但只能说、当前不列出 CPU 特定实施细节的方法多年来一直是常见的做法、并且没有计划改变这种方法。

    [引用 user="Etienne Alepines">2)是的、但我在所有 ARM 文档中有点困惑... 以下文档是否适用于针对 CTI 的 TMS570LC 说明：CoreSight SoC TRM (DDI0480C)？[/quot]

    是的、这是在 LC43xx Hercules 器件中实现的 CTI 的正确参考文档。