[参考译文] TMS570LS1227：TMS570LS1227

您好、Samuel、

TMS570LS1227是基于 ARM Cortex-R 的 MCU。 Cortex-R 实时处理器为 需要可靠性、高可用性、容错和/或确定性实时响应的嵌入式系统提供高性能计算解决方案。  

有关更多特性和性能、请参阅我们的数据表和技术参考手册。

您好 QJ。 感谢您的快速回复。 我对该产品非常熟悉、实际上已经将其用于为航天市场实施高完整性演示器。 展望超越演示的可能性之路、我需要更好地了解主交叉仲裁和优先级控制方案的确定性。 我想我的问题将需要为该共享资源构建 SOC 和/或编写固件的人员的专业知识。 是否有办法提高这个问题的层次？ 谢谢。 -S

QJ、有关我的问题的一些其他信息、请参阅 TMS570LS31X 和21X 产品概述文档的第2节(第12页)：

"二级器件层次由交换中央资源(也称为总线矩阵或交叉开关)控制。 这是一个器件级互连、此互连允许多个总线主控器件访问多个总线受控、提供优先级排序、路由、解码、和仲裁功能。 到二级器件层次的总线主控包括 CPU、总线主控外设、调试总线主控、和通用直接存储器存取(DMA)控制器。 二级层次上的总线受控包括闪存 EEPROM 仿真存储器、外部存储器接口(EMIF)、到一个或多个外设总线段的访问、和一个 Cortex-R4F 受控端口闪存允许二级总线主控访问一级紧密耦合
记忆。"

由于二级器件层次结构中有多个总线主控、主控是否已调度共享资源访问(确定性)、或者是否由基于中断的优先级机制(非确定性)进行管理？

谢谢、-S

Shemuel、

DMA 和外设总线主控在被激活前需要被配置。
因此、如果您不使用 DMA、HTU 或 FTU、则不会有任何冲突。

打开 DMA 可能会略微增加代码执行的延迟、因为有时会有仲裁到存储器-但 CPU 主导着其自身 TCM 的优先级[它应该说它在16：1 CPU v.s 的位置设置 DMA、但由于 RAM 位于不同的组 B0、B1和交错、因此您不可能像这样有持续的冲突、
例如、CPU 可以从 B0获取、而 DMA 则从 B1获取。]。

但是、中断会引入更大的(与 DMA 结构中的冲突相比) CPU 上运行的代码的执行时间不确定性、但 CPU 具有矢量中断控制器、因此该 CPU 上的中断响应时间会大大缩短... 除此之外、您还需要根据自己在 ISR 中进行编码的工作量来决定。

但是、您当然可以构建您的应用程序、以便该器件不使用 DMA、也不使用中断。 复位后、默认情况下也不启用这两个选项、也不需要这两个选项。

-Anthony

哇！ 感谢您的全面回答。 如果我有其他问题、是否有办法去寻求帮助？ -S

Shemuel、

谢谢-这是正确的地方(E2E)。

此致、
Anthony