[参考译文] TM4C123GH6PM：位段。 为什么别名字4分开而不是连续？？

[引用用户="Keith SCott]是硬件设计中的一个问题，我们真的不需要关心，还是有一些逻辑原因我看不到[/引用]  《ARMCortex‑M4处理器技术参考手册》关于位段部分 说：

[引用]位段使位段区域中的每个单独位都可以使用单个 LDR 指令从字对齐地址直接访问。[/引用]也就是说、位段别名的设计意图是间隔4以使用字对齐地址。

   Cortex-M4器件通用用户指南的地址对齐部分 介绍了使用对齐地址的好处：

[引用]未对齐的访问通常比对齐的访问慢。 此外、某些存储器区域可能不支持未对齐访问。 因此、ARM 建议程序员确保访问对齐。[/quot]

我下载了该手册并查看了您提到的部分。 为了便于他人参考和理解、本手册中的解释如下：

ARMv7-M 架构使用一个2 (为32)个8位字节的单个平面地址空间。
字节地址被视为 无符号数、从0到2 (到电源32)- 1运行。
该地址空间被视为由2个(到电源30) 32位字组成、每个字的地址都是字对齐的、这意味 着该地址可被4分频。
字对齐地址为的字由地址为 A、A+1、A+2和 A+3的四个字节组成。
地址空间也可被视为由2 (到电源31)个16位半字组成、每个半字的地址都是半字对齐的、这意味着该地址可被2分频。
半字对齐地址为 A 的半字由地址为 A 和 A+1的两个字节组成。

现在一切都有道理。 我不会猜测一个32位微控制器使用了一个字节可分割的地址空间。 因此、实际上每个32位字地址空间是4的间隔；0、4、8、12、 ETC (字对齐的字节)。

Keith、

您好、Keith、

[引用 USER="Keith SCott)]因此，有效地说，每个32位字地址空间相隔4个；0、4、8、12、 etc (字对齐的字节)。

 只是对"(字对齐的字节)"进行了小幅校正、各个字节仍然是字节(8位)对齐的。 例如、您可以使用 STRB 指令写入字节地址(即0x1001或0x1002)。  字节地址不是字对齐的。 但是、您应该说构成一个字的4个字节是字对齐的、那么您是正确的。  

 Cortex-M 架构也支持非对齐访问、这意味着您可以对不是字对齐的地址执行 STR (32位写操作)。 CPU 只是将一个未对齐的访问划分为多个对齐的访问。 但是、位带区中的未对齐访问将产生不可预测的行为。 如果您愿意、请忽略最后一段、因为它与您的原始问题没有直接关系。 :-)

[引用 USER="Charles Tsaaaa"> ARM 架构只能按字节寻址、而不能按位寻址。 如果 ARM 架构是位可寻址的、那么您根本不需要使用别名地址进行位拆裂。
另一个小校正-此功能称为位段、而不是位拆裂。

位拆裂是完全不同的、在没有硬件支持或加速的情况下完成、至少通常是这样。