• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 202 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1290NCPDT：2XTM4C+SDRAM+闪存

admin
Guru**** 2322270 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/587609/tm4c1290ncpdt-2xtm4c-sdram-flash

器件型号：TM4C1290NCPDT

大家好、实际上我正在设计一个具有 TM4C 的电路板、我的问题是(软件和硬件)可以将两个或更多 TM4C 处理器连接到同一 EPI 总线、以便我们可以访问单个闪存和 SDRAM？  谢谢你  

  • 0
    TI__Guru**** 2322270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、这是可能的。 但是、一次只能有一个 TM4C 器件控制总线。 其他 TM4C 器件必须将 EPI 总线的引脚配置为 GPIO 输入。
  • 0
    TI__Guru**** 2322270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢您的反馈、PCB 布局的角度如何？ 我是说我如何端接每条线以适应阻抗？  

  • 0
    TI__Guru**** 2322270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    根据总线速度和 PCB 布局限制-您可以考虑使用 "多路复用 IC "(或 FPGA/CPLD)-通常路由到存储器件-然后在(每个) MCU 之间进行切换。  这种方法无需在 EPI 和 GPIO (输入)之间切换(两个) MCU 的(多个)专用引脚、因此可提供(简化且更快)"切换"功能。  (并且还可能会缩短存储器的"总线布线长度"(因为多路复用器可能位于存储器附近)、从而减少(或防止)信号反射。)

    与大多数工程决策一样-涉及"权衡"-这两种方法都具有优势...

  • 0
    TI__Guru**** 2322270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢、
  • 0
    TI__Guru**** 2322270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢您-也是。   当我添加注释"减少信号反射"时、请进行第二次读取、该注释由存储器和多路复用器的相邻位置启用。

    您的想法是"灵感来源"的-让 MCU (共享)成为一种通用存储器资源、可在降低电路板尺寸的同时节省成本。   您可能需要仔细绘制、然后隔离为每个 MCU 保留的"存储器访问位置"。