This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] HalCoGen 和 SCI 时钟设置

Guru**** 1791630 points
Other Parts Discussed in Thread: HALCOGEN
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/570843/halcogen-and-sci-clock-settings

主题中讨论的其他器件:HALCOGEN

您好!

VCLK1和 VBUSPCLK 之间有何差异?

我将 HCLK 从100MHz 更改为150MHz、使 VCLK2可被3分割、从而使 VCLK1保持在50MHz。 之后、无法访问 SCI4接口、因为使用示波器测得的波特率为115200波特*系数1、5。

在 Halcogen 中,它看起来像“SCI4取决于 VCLK1”

在 SPNU563.pdf 中,看起来像“SCI4取决于 VBUSPCLK”

当改变 HCLK 并保持 VCLK1时、我预期的波特率将保持不变。 我错过了什么吗?

SPNU563第2.5.1.42章时钟控制寄存器(CLKCNTL)规定:VCLK2必须始终大于或等于 VCLK。 这似乎是满足的、因为75MHz 大于50MHz?

此致

OLAF        

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Olaf、

    很抱歉、混淆了、因为同一事物的不同名称的可互换使用可能会令人非常困惑、我们似乎对外设时钟经常这么做。

    在这种情况下、VBUSPCLK 被用来在 SCI 章节中指定外设时钟。 由于 SCI 可被放置在任一外设时钟域内、它被使用来替代 VCLK1。 根据器件的架构、它可以是 VCLK1、 VCLK2、VCLK3等 要确定哪个域、您需要确定外设驻留在哪个时钟域。 这可以使用器件数据表 SPNS238D.pdf 中第6-6节中的时钟域映射图来完成。 这里的另一个扭转是、图中没有标注 VCLK1、但在这种情况下 VCLK = VCLK1。 再说一次、抱歉。 我输入了一个文档 TT、以注意命名规则中的不一致性。

    一般来说、SCI 模块通常驻留在 VCLK1域中。 假设您已将 HCLK 调整为150MHz 并将 VCLK2的分频器更改为3以实现 VCLK2的50MHz;您是否对 VCLK1分频器执行了相同的操作以同时实现 VCLK1上的50MHz 时钟? HCLK 是 VCLK1和 VCLK2的时钟源、因此如果您更改 HCLK、则需要调整两个分频器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好、Chuck

    感谢您的回答。 我不会对时钟的名称产生争议、我很高兴发现自己的错误、但当我们同意 VCLK、VCLK1和 VBUSPCLK 在上下文中是相同的时、结果似乎不是确定性的?

    SCI4设置保持不变

     

    该波特率 µs 预期的波特率(8、68 μ A/位~ 115200波特)

    但这一个不起作用(µs μ A/位~ 172800波特?)

    但在第2.4.2章"时钟域"中、表2-10。 时钟域、我在 SPNU563.pdf 中找到:

    •HCLK:VCLK2:VCLK 必须是彼此的整数比

    在本例中为
    VCLK2:VCLK = 75:50 = 1.5
    配置是否非法 、是否应被 HALCOGEN 阻止?

    此致

    OLAF

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    OLAF、

    这是一个很好的收获。 我不知道这种限制。 我知道 LC4357中的时钟结构有一些显著的变化、因此这可能是该器件中的一个最终限制。 我将向您提出限制 Halcogen 内比率的建议、但我担心这可能超出 HalCoGen 能力的范围。

    现在、我很高兴您发现了这个问题。 您是否能够找到使您的代码正常工作的限制解决方法?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Chuck、

    如果存在已知的限制、解决问题就没有问题。 我是这个器件的新手、每次我触摸 Halcogen 时、第一个结果是:CCS 软件不再编译、或者目标不按预期运行。 如果 Halcogen 拒绝非法设置将会非常有帮助。 至少限制应该是已成为工具一部分的备注的一部分:

    VCLK2 >= VCLK (1)和 HCLK 的整数比:VCLK2:VCLK (1)   (至少在注释中添加此行)

    如果 VCLK 可以在没有在配置工具中看到此更改的情况下静默地从50MHz 更改为75MHz、那么很难理解生成代码的行为。

    感谢您的转发

    此致

    OLAF

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    OLAF、

    很抱歉你有麻烦。 我当然同意,在页上加上这种限制/建议肯定会有帮助。 如上所述,我将把这项建议转交给我们的 Halcogen 团队负责人。