This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LS1224:使用 PLL1作为源的时钟具有 OSCIN 频率

Guru**** 2439710 points
Other Parts Discussed in Thread: TMS570LS1224

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/626336/tms570ls1224-clocks-using-pll1-as-source-have-oscin-frequency

器件型号:TMS570LS1224

我已将基于 TMS570LS1224的 LaunchPad XL2配置为80MHz 的 PLL1频率。 系统中的大多数时钟使用 PLL1作为源、但在初始化之后、它们仍然全部为16MHz、即外部振荡器的频率。 PLL1被使能、且其有效位被置位 CSVSTAT。 振荡器时钟、GLK、RTI base、VCLKA1、VCLKA2、 通过 CLKTEST 路由到 ECLK 的 VCLKA4显示为16MHz、但 PLL1输出按预期为80MHz。 使用其他时钟源(例如 HF LPO)显示 ECLK 上所选时钟源的频率。

谢谢、此致、

Daniel Marmier

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    检查是否检测到 PLL 差异? (FBSLIP 是地址0xFFFFFFEC 处 GLBSTAT 寄存器的位9、RFSLIP 是位8。) 默认情况下、当 PLL 跳周发生时、使用 OSC 作为 PLL 时钟。 在不首先禁用 PLL 的情况下更改 PLL 频率会导致 PLL 差异。