[参考译文] WEBENCH®︎ 工具/TMS570LS1224：有多少个 ADC 通道可以同时对外部信号进行采样？

您好、Wu、

TMS570LS1224有24个专用于 ADC 输入的引脚。 其中的16个引脚具有到2个 ADC 内核中每个内核的冗余输入、允许每个内核对同一信号进行采样、并使转换非常接近。 由于您需要在 SW 中实例化每个内核的转换或在连续模式下运行它们、因此会有一些 SW 延迟。 如果在连续模式下运行、则无法保证采样将完全同时进行。

但是、如果您希望同时转换3个具有3个独立源/信号的通道、则可以使用 ADC 模块的组转换功能来完成转换。 但是、这不会同时对全部三个样本进行采样。 根据 ADC 的设置顺序对每个模块进行采样和转换。  这是因为每个内核一次只能转换一个信号。

在时序方面、它取决于多个因素、例如 ADCCLK、采样时间、输入阻抗等外部影响 下面是数据表中的一个表格、其中显示了 ADC 的具体最小时间、这些时间也取决于 ADC 是处于10位还是12位工作模式。

你好、Chuck、

感谢您的回复！

您能解释一下 "这将通过使用 ADC 模块的组转换功能来完成"这一项目的更多内容吗？

在我的底端、TMS570LS1224具有两个 ADC 内核、因此只能同时对两个外部信号进行采样。

我们将使用12位模式、两个 ADC 通道之间的最小延迟时间为0.6us、外部电路影响除外。

我不知道它是对的还是不对的？

谢谢！

您好、Wu、

在我们的 ADC 模块中、我们定义了三个不同的组。 每个 ADC 通道都可以分配给这些组中的一个或多个。 然后、SW 将启动组转换、分配给该组的 ADC 通道将根据 ADC 配置中指定的顺序进行转换/采样。 默认情况下、这将以串行方式完成。 即 ADINx、ADINx+1、... ADINx+y。 转换之间的间隔将基于总体采样和转换时间、这将取决于 ADCCLK 设置。 外部电路影响需要由您确定、因为任何电压变化的稳定时间都需要在配置的采样时间设置中进行调节。

如果您使用其中一个将 ADC1和 ADC2输入绑定到同一引脚的引脚、则可以几乎同时对信号进行采样、但不能完全同时进行采样。 这是因为您需要独立启动每个 ADC 的 ADC 组转换。 即、假设您将信号连接到具有 ADC1通道 x 和 ADC2通道 y 的引脚。在 ADC1的配置中、您会将通道 x 分配给组(例如组1)转换、 在 ADC2中、您会将通道 y 分配给 ADC2中的某个组(例如、ADC2的组1)。 要执行采样和转换、您必须先在 ADC1组1上模仿转换、然后在 ADC2组1上模仿转换(即、组和 ADC 都是独立的)。 因此、在 ADC1上启动转换、然后在 ADC2上启动转换、之间会有很小的 SW 滞后。 转换实例化之间的总时间将取决于采样和转换本身的 SW、CPU 速度和建立/保持时间。

你好、Chuck、
我不能完全理解解释。
根据规格、ADC 模块有两个 MibADC、每个 MibADC 支持三个单独的分组。
名为、MibADC1_G1 / MibADC1_G2 / MibADC1_G3 / MibADC2_G1 / MibADC2_G2 / MibADC2_G3
例如、我们有三个外部信号 s1/2/S3。
如何连接是缩小差距的最佳方法？ 三个外部信号之间的延迟时间是多少？
谢谢！