[参考译文] TM4C1294NCPDT：使用运算放大器进行适当的 ADC 信号调节、以最大程度地减小采样误差

在我们使用 ADC 的过程中-在许多 ARM MCU 供应商中-我们发现、大多数情况下-采用尽可能靠近 MCU 引脚的小值陶瓷(旁路)电容(0.01µF μ F)-避免了您注意到的问题。  我们还注意到、这种混合信号 ADC 实现方案通常会在3-4个最低有效位上显示抖动。   (8-16 "可疑计数")

我相信、正如您所担心的那样、所有其他"尝试"都会导致折衷...有些比您报告的问题"更糟"。    (可能会将该电容器从运算放大器的输出端"粘接"到 GND -看起来像"令人讨厌"-我相信这证明了您的"最佳"选择...)

您也可以考虑热敏电阻的"响应速度"及其(可能)关键位置、以便热敏电阻能够最好地捕获热监测到的"点/面积"...   (小批量器件通常提供最快的响应)

感谢 CB1_MOBILE。

虽然我知道我可以通过在运算放大器后面放置一个 RC 来解决这个问题、但我只是在使用上述链接在[1]中的论文对 Rs 和 Cs 的最佳值进行计算之后尝试了这个问题。   简而言之，它起作用了：)  当我查看 LTC2054 运算放大器数据表并根据图20545 G05中 I vs V 的斜率估算其输出电阻时，我估计它为140欧姆。  比我预期的要大得多。  无论如何、这有利于我、因为我可以使用它的输出电阻来形成 Rs。  然后、我计算得出 Cs 为0.2nF=200pF。  因此、我在 U21运算放大器的输出与 GND 和 Voila 之间卡住了220pF 电容、现在我的误差低于0.2%！

CS 充当 ADC SAH 电容 Csh 的电荷库，以便从获得其电荷的大部分(~95%)。  虽然大约5%的电荷来自我的设计中的运算放大器输出、但根据[1]中的设计说明、这是一种可接受的折衷方案。  CS 必须至少为20x Cadc=20x10pF=200pF。

因此、该解决方案对我来说并不像我在第一篇文章中预测的那样令我感到意外。  然而、我真正希望通过将 ADC 的采集/采样时间从250ns 增加200倍来解决固件中的这个问题、即50us。 请注意、对于其他人、该采样时间不是采样 周期(在我的情况下仅为几百 Hz)、而是 ADC 的 SAH 开关关闭且 Csh 正在充电的时间。  所以...

我是否可以通过编程方式 将 SAR ADC 的采样时间从250ns 增加到50us？？

否则、解决此问题的唯一方法是手动将220pF 0805电容器堆叠到运算放大器输出(我总共有4个)、或更改 PCB 布局以将其添加到电路板上(有风险)。

@CB1_MOBILE、热敏电阻相对较大(两端为2mm)、因此其热时间常数大约为秒。

[引用 user="Peter John">]但是、我真正希望通过将 ADC 的采集/采样时间从250ns 增加200倍到50us、从而在固件中解决此问题。  通过 ADC 采样序列 n 采样保持时间(ADCSSTSHn)寄存器可以控制 ADC 采样保持宽度。 允许的值为4、8、16、32、64、 128、256。 如果 ADCSSTSHn 从默认 nsh 值4更改为最大 nsh 值256、则采样保持时间将从250ns 增加到16us (ADC 时钟频率为16MHz)。

 ADC 时钟配置(ADCCC)寄存器也可以更改、以便选择不同于 PIOSC 默认16MHz 的 ADC 时钟。 如果 ADC 时钟配置(ADCCC)寄存 器被更改为选择 ADC 时钟作为 PLL VCO 时钟(480MHz)/64 (最大分频值)、那么 ADC 时钟将减慢至7.5MHz。 如果 ADC 时钟频率为7.5MHz、nsh 上限为256、则 ADC 采样保持时间为31us。 足以解决固件中的问题。

[引用 USER="Chester Gillon"]如果 ADC 时钟配置(ADCCC)寄存器被更改为选择 ADC 时钟作为 PLL VCO 时钟(480MHz)/64 (最大分频值)、则 ADC 时钟将减慢至7.5MHz。[/QUERPES]

我和我都不是"4C129"的"粉丝"(太慢了、对现代显示器的支持不足)、但"4C123 (和更早的器件)"的 ADC 模块(long)需要16MHz ADC 时钟。   至少-您应该展示规格(远远低于 MCU 手册中的规格)-以了解7.5MHz 是否符合标准...

此外-最好检查多个电路板(而不仅仅是一个电路板)上的"修复"的"持久性"、以建立更大的信心...

您报告的最小 ADC 误差证明了"好奇"-此类混合信号器件的注释为"低于该性能水平"。   随着精度和精度的出现、您的目标-您对 VDDA 及其 GND 的管理也需要很好的考虑。    您可能希望快速(背靠背)执行8 (或更高) ADC 操作-如果3-4 lsb 抖动不存在、我会感到非常惊讶...

我认为，党的时候已经晚了，但有几点是可以接受的

[引用 user="Peter John">我发现12位 ADC 的误差约为 2-3%(可能 是80个计数？)。   我不能容忍超过0.2%的误差或8个误差计数。  [/报价]

这不是一个简单的要求、尤其是对于温度。 在  测量时考虑自发热或其他误差源之前、您已经在您的注释源参考中将其丢弃一半。 这意味着您的 A/D 基准、调节电路和 A/D 本身只能贡献0.1%的电流。 但是、您的感应电阻器已经引入0.1%误差、您在这里没有显示您的热敏电阻误差是多少。

此外、您还应该读取 A/D 上的误差规格 查找总体未调整误差和信噪比、并阅读脚注。

最后、您的基准会产生影响。 我怀疑您使用的是电源、因为您没有注意到使用了显式基准、因此可能在0.5%和5%之间、但可能会高达10%。  即使在极少数情况下、您有0.1%的电源、在考虑 A/D 和热敏电阻的影响之前、您仍然会有0.3%的误差。

如 CB1所述、由于采样电路的高速、您发现您确实需要在 A/D 输入端使用电容器(请参阅#bookshelf 以了解一些参考文献)。 但是、您确实需要 RC 将 传入频率降至奈奎斯特限制以下。 您尚未提到采样频率、因此很难判断时间常数应为多少。 请注意、即使您的源带宽受限、您也需要此功能。 您的运算放大器电路可以进行奈奎斯特滤波、但仍然建议使用 RC、以实现稳定性和击退运算放大器之后引入的任何噪声。 对于后一种情况、要求通常不如奈奎斯特滤波器严格。

[引用 user="Peter John"]对于带宽限制、可以、但由于运算放大器对 SAR ADC 采样电容进行了充电、因此对限制不稳定没有好处。  

如果您有一个串联的电阻器、则不会。

Robert

最后注释：很少有系统受益于优于1C 的温度精度、而许多系统处理的精度要低得多。 有些产品、如家庭加热、不需要比1C 更精确的精度、但需要比1C 更好的可重复性。

[引用 USER="CB1_MOBILE"]

切斯特·吉隆

如果 ADC 时钟配置(ADCCC)寄存 器被更改为选择 ADC 时钟作为 PLL VCO 时钟(480MHz)/64 (最大分频值)、那么 ADC 时钟将减慢至7.5MHz。

我和我都不是"4C129"的"粉丝"(太慢了、对现代显示器的支持不足)、但"4C123 (和更早的器件)"的 ADC 模块(long)需要16MHz ADC 时钟。   至少-您应该展示规格(远远低于 MCU 手册中的规格)-以了解7.5MHz 是否符合标准...

此外-最好检查多个电路板(而不仅仅是一个电路板)上的"修复"的"持久性"、以建立更大的信心...

您报告的最小 ADC 误差证明了"好奇"-此类混合信号器件的注释为"低于该性能水平"。   随着精度和精度的出现、您的目标-您对 VDDA 及其 GND 的管理也需要很好的考虑。    您可能希望快速(背靠背)执行8 (或更高) ADC 操作-如果3-4 lsb 抖动不存在、我会感到非常惊讶...

[/报价]

这需要类似的东西。

Robert

谢谢-非常感谢。

师父的这种「肯定」是令人欣慰的，但不幸的是(那些心不在心/不受启发的)却禁止了这个游戏场的「类似」。  (强迫那些慷慨捐助的人"付出额外的时间/努力"、"血、汗水、眼泪")-这让那些"被拖"(目前)在论坛控制中的人"关心和理解"不知所措...)

这里的大多数 MCU 程序都以(部分)控制元素为目标-并且控制的主要需求是准确且响应迅速的反馈！   crüe“”论坛选择无视这一事实……

[引用用户="Robert Adsett"]

这不是一个简单的要求、尤其是对于温度。 在  测量时考虑自发热或其他误差源之前、您已经在您的注释源参考中将其丢弃一半。 这意味着您的 A/D 基准、调节电路和 A/D 本身只能贡献0.1%的电流。 但是、您的感应电阻器已经引入0.1%误差、您在这里没有显示您的热敏电阻误差是多少。

[/报价]

谢谢 Robert。  我可以更清楚地解释0.2%。我将其归因于4LSB = 4/4096=0.1%+信号调节不良误差= 0.1%的总 ADC 误差

我的总误差预算  

(热敏电阻电阻误差)+(热敏电阻 β 误差)+(感应电阻误差)+(热敏电阻 Vref 误差)+ (运算放大器失调误差)+(ADC 总误差)+(ADC 外部 Vref 误差)+( 信号调节不良)

= 1%+ 0.5%+ 0.1%+ 0.1%+ 3uV (可忽略不计)+(4LSB = 0.1%)+ 0.1%+ 0.1%

假设这些误差不相关、我将把它们 RSS 在一起、总误差值为1.14%。  您线性地添加了不必要的苛刻错误(除非您能告诉我哪些错误是相关的)。

关于您对奈奎斯特滤波的评论、R90和 C127会在我发布的原始原理图中进行处理。 如果我们选择在电路中放置一些非常小的快速热敏电阻(我已经有一些来自 Amphenol (B07系列)的热敏电阻、时间常数大约为50ms)、则最大采样率将为1kHz。

在我的工作中、我们通常需要+/-1.0摄氏度的温度精度、有时需要0.2摄氏度的温度精度、我们使用 Fluke 1524手持设备。

[引用 user="CB1_MOBIT"]您可能希望快速(背靠背)执行8次(或更长时间)的 ADC 操作-如果3-4 lsb 的抖动不存在、我会感到非常惊讶...

在1kHz 频率下进行初始采样后、我执行 LPF 会将结果提高分辨率。  我还在3个单元上测试了此固件解决方案、并在一个输入电压电平下提供了正常结果。  本周将在多个电压电平下进行更多测试。

存在潜在的3-4LSB 误差、抱歉、如果我不建议这么做。

[引用 user="Peter John"]我可以更清楚地解释0.2%。我将其归因于4LSB = 4/4096=0.1%的总 ADC 误差[/引用]

您并不是说(那！)    如您所知、四个 lsb 转换为4096中的16个"计数"。

还请注意、"迁移"到规模较小的热敏电阻-同时响应速度更快-会导致(可能)"自发热"的损失增加。

[引用 USER="CB1_MOBILE"]

4LSB 的总 ADC 误差= 4/4096=0.1%

哎呀！   这是一个尴尬的错误。  因此、当使用固定的已知电阻器且没有通常会运行到热敏电阻的扩展引线时、我只会在原始 ADC 值上看到4个抖动计数。

我意识到、如果引线拾取噪声并在其他电压下、可能会比您说的高达3-4LSB 的情况更糟。  现在我只能看到2LSB 的抖动(0.1%误差)、但我需要为16/4096=0.4%的误差预算。  感谢您指出我的错误预算中的错误！

[引用 user="CB1_MOBIST"]另请注意，您"迁移"到规模较小的热敏电阻-同时响应速度更快-会导致(可能)增加的"自发热"损失。[/引用]

是的、感谢您的提醒。

使用基准确实会使它变得容易得多。

[引用 user="Peter John">假设错误不相关、我将将把它们一起 RSS、总误差值为1.14%。  您线性地添加了不必要的苛刻错误(除非您能告诉我哪些错误是相关的)。[/引述]

这仅适用于大数字。 否则、最坏情况分析是正确的。 假设您不愿意在工作条件下进行测试、并相应地过滤掉不工作的产品。

您获得的部件不会随机分布。 除非您有非常大的数字、否则您将获得特定批次的子集。 这些往往会围绕特定的误差进行分组。 每个子集将以不同的方式进行分组。 实际上、您可以为不同零件获取公差范围不同端的零件、对于同一零件、您希望将误差关联起来。 您的计算结果对于某种误差预期值的计算是正确的、但对于最坏情况则不正确、这是您需要考虑的因素。

校准在这里非常有用、因为它可能会消除初始偏移和增益误差、但不会考虑这些值的漂移。 我之前曾被发现、当我假设某个特定器件(与其他类似器件一样)的大部分误差来自静态源、结果是漂移产生的。

[引用 user="Peter John"]解释0.2%。我将其归因于4LSB 的总 ADC 误差4LSB = 4/4096=0.1%

您注意到了脚注吗？ 从而满足最低采样要求、从而达到该规格。

并不是直接的误差源、但 SNR 也可能很重要。 这给出了略高于9.5位的最坏情况 ENOB 结果。

[引述 user="Peter John"]在我的工作中、我们通常需要+/-1.0摄氏度的温度精度、有时需要0.2摄氏度的温度精度、我们使用 Fluke 1524手持设备。[/QUERPLECE]

不错的计量表 不便宜

Robert

仍未解决-"ADC 时钟@ 7.5MHz！"    ("另一个"建议-在过去和之后、ADC 时钟的规格为@ 16MHz！)    我不知道也不使用您的 MCU -该 MCU 手册(ADC 规格部分)的背面应正确显示...

[引用 USER="CB1_MOBILE"]

Peter John

我可以更清楚地解释0.2%。我将其归因于4LSB = 4/4096=0.1%的总 ADC 误差

[/报价]

实际上、它在数据表中被指定为 LSB。 但是、其中一个误差规格是+/-30LSB、因此它们可能实际上是表示计数。

也许 TI 的某个人可以澄清、它们是指计数而不是位数？

Robert

请注意、我在突出显示部分中的报价侧重于"4lsb = 4/4096"、但并非如此。   我们都知道、写作人员的意思是4lsb ="16个计数"。
至于"±30 lsb"-对于(低) 12位器件、这似乎是"有问题的"！

正如您所推测的那样-"计数"是(当然)有意(在两种情况下)...

[引用 USER="CB1_MOBIT)]我和我都不是"4C129"的粉丝(速度太慢、对现代显示器的支持不足)-"4C123 (和更早的器件)"的 ADC 模块(long)要求使用16MHz ADC 时钟。   至少-您应该展示规格(远远低于 MCU 手册中的规格)-要了解7.5MHz 是否符合标准...查看  2014年6月18日发布的 TM4C1294NCPDT 数据表

a) 为 16MHz 或32MHz 的 ADC 转换时钟频率列出的 ADC 电气特性。

b)最大 ADC 转换时钟频率为32MHz。

但是、我找不到任何问题、我无法提及 ADC 是否指定在16MHz 或32MHz 以外的转换时钟频率下工作。

如前所述-过去(每个/我在这里使用的每个 MCU 公司/我都使用过-大于8)-建议使用16MHz ADC 时钟以外的器件-事实证明是错误的！
7.5MHz -正如建议的那样-完全不正确...  (严重违反 MCU 规范！)   

您可能希望将7.5MHz 建议标记为错误-以便(其他)不遵循此类"错误路径"。

[引用 USER="Chester Gillon"]不过，我找不到任何提到 ADC 是否被指定为以16MHz 或32MHz 以外的转换时钟频率运行的说法。

这可能是一个提示。

IIRC '123数据表提到 A/D 必须以16MHz 运行、而'129似乎只是添加了一个单独的32MHz 模式。 因此、再加上您没有16或32MHz 以外的频率的工作规格、强烈建议我使用这两个限制信息中的一个。

Robert

或者-也许更糟糕的是-在更广泛(更长)的时间范围内、可以在"某些批次"下工作-在"某个时间"下-但不能在"不同和/或更新的批次"和/或"工作条件"下工作。

无论"违规申诉"如何、始终建议遵守器件规格。    法律上-此类行为会使小提琴手受到完全和唯一的处罚-打破(通常)"保护伞保护"-通过"完全符合供应商规范..."获得