This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] RM42L432:RM42L432

Guru**** 2379290 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/620149/rm42l432-rm42l432

器件型号:RM42L432

大家好、

我正在测试 MibSPI RAM 奇偶校验。 在我们的项目中、我们使用 MibSPI 与外设进行通信。 MibSPI 在多缓冲模式下工作来发送/接收数据。 在我初始化 MibSPI RAM 后、我想测试奇偶校验、并且一旦我对奇偶校验地址中的一个位进行了滤波、就会产生一个数据中止异常中断。 我检查了 ESM 寄存器、没有发生组3错误。 在我看来、在 MibSPI RAM 被初始化后、MibSPI RAM 奇偶校验不能被测试、对吧? 或者还有其他选项?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果您在任务中运行此函数、您使用的优先级和权限设置是什么?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Geng、

    寄存器空间中有一个 PTSTEN 位、可用于启用奇偶校验测试模式。 在此模式下、您可以更新 RAM 值、而不会影响奇偶校验位存储器中的奇偶校验位。 请参阅此帖子、了解有关如何完成此操作的更多详细信息和一些示例: e2e.ti.com/.../150712
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Chuck,

    正如您所分享的、我使用的方式与帖子相同。 但是、一旦我对奇偶校验位进行了绑定、就会有一个异常中断到达!

    我们如何解决这个问题?

    谢谢!

    巴西!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Geng、

    正如我在前面的一个主题中提到的、我现在对测试台的访问受到限制、因此我只能对此发表一些意见和可能的建议。

    首先、您是否以100MHz = HCLK = VCLK 运行器件? 如果是、您能否尝试将 VCLK 速度减半以便 VCLK = HCLK/2、并查看这是否会影响测试的成功?

    如果是、您能否再次尝试在代码中战略性地放置一些 NOP、并在全速 HCLK = VCLK 时重试? 具体而言、启用 PAR 测试模式位后放置2个 NOP? 同样、这可能是全速时与时序相关的问题、在启用测试模式后需要一些延迟、以便该位传播到寄存器。

    这其实只是我的猜测,所以可能不是根本原因。 我将在9月5日星期二能够返回办公室时进行一些额外测试。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Chuck、

    感谢您的回复! 我听到了你所在国家的灾难! 请注意! 我会像您在上面所记的那样进行测试!

    此致!