This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] RTOS/TM4C1292NCPDT:TI RTOS 处理的最大中断数是多少

Guru**** 2350610 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/611301/rtos-tm4c1292ncpdt-what-is-maximum-number-of-interrupt-handled-with-ti-rtos

器件型号:TM4C1292NCPDT

工具/软件:TI-RTOS

您好!

我的控制器以120 MHz 的频率运行。 在进行产品设计之前、我只想确保 Tiva c 控制器符合我的要求。 其中一项要求是控制器在 TI RTOS 环境下每秒能够处理1、000、000个硬件中断。  

TM4C1292NCPT 控制器是否能够每秒处理1个 LAC 中断? 是否有任何方法可以使用 EVM 板测量中断功能?

此致

巴拉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Bala、
    我认为这将取决于您的应用、取决于您所做的工作以及您在各种中断中花费的时间。 您的中断频率约为0.1MHz。 处理器以120MHz 运行时、我认为您不会有问题。 但是、为了确认这一点、我建议您根据应用用例运行一些简单的基准测试。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Charles。

    此致

    巴拉