This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357:AXI 外设总线上的奇偶校验

Guru**** 2348280 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/609482/tms570lc4357-parity-on-the-axi-peripheral-bus

器件型号:TMS570LC4357

AXI 外设总线在数据上是否具有 ECC、以及在控制线上是否具有奇偶校验?

安全手册指出:" CPU 内核包含用于其 AXI 接口的内置 ECC 生成和评估逻辑。" (参考数据线)和"CPU 内核包含用于其 AXI 接口的内置奇偶校验生成和评估逻辑。" (参考地址和控制线)。 这并不区分用于访问 RAM 和闪存的 AXI 主接口与用于访问外设的 AXI 外设接口、因此我希望这两者都适用。 但是  、Cortex-R5内核的构建选项1寄存 器(C15、0、C2、0的位0)中的 PP_BUS_ECC 位被设置为0、根据 Cortex-R5 TRM、这意味着"外设端口上不包含总线 ECC "。 哪一个是正确的?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Brian、

    TMS570LC43xx MCU 基于与 TMS570平台架构相同的架构、该架构定义了总线主控和总线受控之间的互连。 但是、在本例中、我们最终得到2个主互连、它们将所有主器件和从器件连接在一起。 由于这两个互连是分开的、因此它创建了实际上可以被视为2个安全岛的内容。 一个是 CPU 安全岛、另一个是外设安全岛。

    对于 CPU 安全岛、使用单位校正双位检测(SECDED)机制通过数据路径上的 ECC 来保护存储器和总线。 此外、奇偶校验检测方案用于所有主机和从机之间的所有地址和控制路径。 安全诊断逻辑也内置在 CPU 互连子系统中、在该子系统中、所有进入和退出的流量都会在应用运行时根据预期的行为进行检查。 最后、CPU 互连子系统中还内置了自检逻辑、可启用该逻辑来诊断可能的故障。

    外设安全岛包含外设互连子系统以"结合"器件中其余主器件和从器件、通过外设存储器上的 ECC 或奇偶校验保护以及 MPU 保护机制进行诊断。

    为了解决您的主要问题、外设互连在总线事务处理上不采用与 CPU 互连子系统相同的 ECC 和奇偶校验机制。 在比较表 A 中为 CPU 互连和外设互连确定的安全机制时、这一点很明显。