This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C129ENCPDT:TM4C129电路的 MAC + PHY 布局问题

Guru**** 2465700 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/662697/tm4c129encpdt-layout-concern-for-mac-phy-for-tm4c129-circuit

器件型号:TM4C129ENCPDT

尊敬的 TI:

在使用 TM4C 期间、我们存在以下问题、需要您的帮助来提供建议。  

有2块电路板:

  • MCU 板(仅 MCU + BT5芯片)
  • 主板(工业接口(4-20mA、0-10V、I/O、以太网)

MCU 板通过高速 B2B 连接器连接到主板。 请注意、主板没有 MCU/MPU。

 

我们担心差分对从 Magnetics+RJ45 (Magjack)到 B2B 连接器再到 TM4C129x (PHY 引脚)的路由。  

1.使用 TM4C 内部 PHY–主板上有 magjack

2.使用普通的 MCU 并将外部 PHY 放置在主板上

详细说明如下。

我们想知道以下配置是否会影响以太网性能并产生干扰?

还是使用下图所示的外部 PHY IC 更好:

我们的理解是 RMII/MII 信号不太容易受到噪声的影响、通过 B2B 连接器路由 RMII/MII 会导致问题更少。

请帮助提供进一步的建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    TI 已经发布了建议保持两个接口迹线都较短的指南。 我认为、一般而言、短迹线有助于反射、如果您的迹线小于波长的1/10、则阻抗不需要那么严格。

    [引用 USER="Innousoto"] RMII/MII 信号不太容易受到噪声的影响[/引用]

    这是内核假设、但我希望 PHY 的差分模拟输出比数字 MII 信号更加稳健;甚至在隔离磁性元件之前也是如此。

    请注意、MII 规格要求68Ω Ω。 芯片的端接阻抗是否为50Ω Ω?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Peter:
    感谢您的意见。

    我认为、对于 MII/RMII、布线长度匹配也至关重要、因为不匹配的长度可能会导致时序问题。 走线过长可能会受到噪声和串扰的影响并增加 EMI。 我认为海报还需要考虑添加外部 PHY 和晶体的总体 BOM 成本、除非目标是高速100Mb。 在 MDI 差分信号上、保持100Ω Ω 差分阻抗非常重要。 我不确定是否可以通过 B2B 连接器路由信号。

    以下是有关在 MAC 和 PHY 之间路由 MDI 差分信号和 MII/RMII 信号的其他 TI 应用手册。
    www.ti.com/.../snla079d.pdf
    www.ti.com/.../spma056.pdf