[参考译文] AM2632：是否可以管理同一组上的多个 GPIO 引脚中断？

您好、Giovanni、

我们将查看您的查询、并在收到更多详细信息后进行回复。 初始想法：由于 GPIO 中断事件的分组、不可能具有每引脚 ISR。 一种可能的方法是将 IO 信号分散在 GPIO 组中、以便每个每组中断都与特定的 IO 事件相关联。

此致、

Zackary Fleenor

Fleenor、您好！

我们需要监控11个 GPIO 引脚的上升/下降沿、我们需要知道第一个事件是什么。

AM2632 仅包含9个组、因此我们无法 在 GPIO 组之间扩展 IO 信号。

脉冲可能非常短、因此我们不想使用振铃。

请尽快提供解决方案(如有)。

此致。

一般事务人员

嗨、GS、

遗憾  的是、由于已讨论的原因、GPIO 模块将无法支持此用例。

在与团队进行讨论后、我们认为 可以通过 ePWM 跳闸边缘检测功能来实现替代解决方案。 您的系统是否有11个 ePWM 模块可供使用？ 请查看 TRM 的 ePWM 一章、并让我们知道这是否是适用于您的应用的可行解决方案。

此致、

Zackary Fleenor

您好、Fleenor、

1) 1)我们有11个免费 ePWM、但路由将非常复杂、我们需要在投资于这项努力之前真正确保解决问题。

我在 TRM 中搜索了"跳闸边沿检测"、但找到了0个结果。

请更好地解释您的解决方案并提供示例。

请记住、我需要知道哪一个信号是改变状态的第一个信号。

2) 2)我还有另一个问题。

我们正在考虑将受监控信号减少到9个、并重新路由 PCB 以将每个信号连接到 GPIO  

仅属于1个组。 这将允许我们为每个单个引脚(组)使用一个 ISR。

问题是从头文件来看、每个内核似乎只能处理4个 GPIO ISR。

我之所以推导它、是因为我们在 XBAR 中只有4个用于 GPIO 中断的条目：

// XBAR 输出宏

#define GPIO_INT_XBAR_VIM_MODULE0_0       14.

#define GPIO_INT_XBAR_VIM_MODULE0_1       15.

#define GPIO_INT_XBAR_VIM_MODULE0_2       16.

#define GPIO_INT_XBAR_VIM_MODULE0_3       17.

//中断映射

#define CSLR_R5FSS0_CORE0_INTR_GPIO_INTRXBAR_OUT_14               142

#define CSLR_R5FSS0_CORE0_INTR_GPIO_INTRXBAR_OUT_15               143

#define CSLR_R5FSS0_CORE0_INTR_GPIO_INTRXBAR_OUT_16               144

#define CSLR_R5FSS0_CORE0_INTR_GPIO_INTRXBAR_OUT_17               145

我是对的吗？

只能 使用1个内核来监控这9个信号。

您能提出解决方案吗？

此致。

一般事务人员

你(们)好  

很快就会回来

谢谢、此致

Sri Vidya

你好，Giovanni

是4只能为每个内核提供 GPIO 组中断。  

我们确实有 ECAP 模块、它捕获上升沿和下降沿并相应地上升中断、但这对于 GPIO 中断来说可能是一种过度终止、我们只有10个 ECAP。

 前面讨论的"跳闸边沿检测"是 PWM 数字比较子模块中的边沿滤波器设置。 PWM 可用于边缘检测。 我必须检查并确认边沿滤波 器是否可以生成任何中断。

您能否详细解释一下为什么需要9个 ISR、以及为什么无法通过读取引脚状态在组中断中处理这些 GPIO 中断？ 是否可以将 GPIO 分组为4组并创建4个 ISR？

谢谢、此致

Sri Vidya