[参考译文] TM4C123GH6PM：与5V 从器件进行 I2C 通信

约书亚、您好！
5.5V 是引脚可能被损坏的绝对最大值。 即使引脚可耐受5V 电压、我也不建议您使用电平转换器。 提供5V 电压的稳压器存在一些容差。 假设5%的容差将为引脚的输入提供5.25V 电压。 电源上的其他尖峰/噪声可以采用相同的方式。 我可以在下一行中看到可靠性问题、以延长运行时间。

您好、Charles、

非常好的建议-我会说。   我们已有客户"尝试"此类(使用5V 从设备、I2C 设备)-正如您所说-余量很小-风险很高-可以声称"节省"(那么)什么？

海报可能会问："为什么这么多的半供应商会生产这样的"电平转换器"-如果他们的使用是"可选的？"   显然，它们提供了价值，防止了困难。  

海报对"成本降低和简化"进行了说明-这两者都不是通过使用(更合适) 3V3 I2C 从设备来实现的？     有很多器件可供选择-每周有更多器件到达-经过适当调查、可能会发现"3V3"因此 "无电平转换"合适 的 I2C 器件...

[引用 user="Peter Borenstein "]这就是您需要10K 上拉电阻的原因[/quot]

10K 是一个通常成功的值。   然而、"总线负载"、电容和 PCB 布线距离-可能都合谋要求"其他"值。
每种情况都是独特的-没有任何特定价值的普遍"需要"。   (包括- 10K)

"海报说明、"成本降低和简化"-不是通过使用(更合适的) 3V3 I2C 从器件来实现这两者？    有很多可用-每周有更多的到达-适当的调查可能会发现"3V3"、因此"无电平转换"适合的 I2C 器件..."

很抱歉,但情况并非如此。  如果不深入了解我的应用的专有特性、就没有在  3.3V 逻辑电平下运行的替代从器件。

我还了解漏极开路概念以及对上拉电阻器的需求。  但是 、在数据表的第999页中、它特别说明了" 由于支持高速运行的内部电路"、不能将 SCL 引脚配置为开漏。  对我来说、这意味着我不知道内部发生了什么以及该引脚是否配置为输入。

听起来好像每个人都认为这是一个可怕的想法、因此我可能不会放弃电平转换器、 但根本的问题仍然存在。

配置为 I2C 的 GPIO 引脚是否被视为"输入"、以确定允许的绝对最大电压？  

要回答 Josh 的一半问题、不、I2C 引脚不是 GPIO。 图10-1显示了如何根据您的寄存器设置将不同的电路连接到焊盘。

数据表为您提供了表24-33、其中显示了基于将焊盘配置为 ADC 的不同限制集。 我希望为每个外设选项找到一个单独的表。

我还希望开漏输出具有比 GPIO 高得多的电压容差、这是您的应用的理想选择。

是的、您了解我的意思。 虽然我可能错了...

如果 I2C 表存在、它将位于"电气特性"章节下。 我认为你有权得到解释！ (有偏见的观点)

表24-30中的注释 g 显示"如果 I/O 焊盘不受电压限制、则应受限电流(流向 IINJ+和 IIN-)"。 希望更多！ 我希望 TI 有人向我们提供 I2C 焊盘信息、或解释我们的误解。

嗯、这很有趣。  如果我正确地解释表24-30中的信息、这意味着电流必须限制在100uA。  电压等于50k 的上拉电阻值、我认为 I2C 总线不会感到很高兴。

我希望我们能就此得到正式答复。

表24-30中的100uA 是额定电压范围内的输入"泄漏"电流、通常/主要由输入保护电路产生。 这并不是说它将输入电流限制为100uA。

当用作 I2C 时、我将获得有关焊盘的更多信息。 目前、我认为 GPIO 规范限值在用作 I2C 时仍然适用。 ADC 焊盘具有不同的规格、因为它们针对模拟功能而不是数字功能的设计不同。

[引用 user="Peter Borenstein"]我还希望漏极开路输出的电压容差比 GPIO 高得多、这是您的应用的理想选择。

我认为期望是因为假设该限值是由于图腾柱的上半部分以及在开漏配置中断开连接的结果？

我不同意这一期望。 尽管图腾柱的上半部分必须关闭、但它可能(看起来可能)仍然连接、因此其限制可能仍然适用、我认为没有任何理由认为其他敏感电路也已断开连接。 我甚至可以想象 在开漏配置中有效禁用可为 GPIO 提供5V 容差的"高压"保护的情况(虽然不能相信这种情况) 所有这些都假设限制不是来自图腾柱下半部分的电压限制。

当然、电压容差应该在数据表中(或者用户手册中的最坏情况)。

Robert

类似的问题： e2e.ti.com/.../640986