请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS570LS3137 主题中讨论的其他器件： HALCOGEN
您好、论坛、
我正在验证 TMS570LS3137植入的时钟树、并希望检查引脚时钟源有效状态。
因此、我在 halcogen 函数 mapClocks 中激活测试：
systemREG1->SYSPC1 = 1； systemREG1->CLKTEST = 0x50101；
我在 ECLK 焊球上观察到正确的 PLL 频率、但我无法解释时钟有效引脚的输出(SEL_GIO_PIN > PLL1有效状态)
+ Q：引脚 GIOB[0](Ball M2)(请参阅 第2.5.1.31节； TRM SPNU499C 的 SEL_GIO_PIN 字段说明)或 NHET1[12](Ball B4)(TRM 的第2.4.4节)是要观察的正确端子吗？
+ Q：有效状态的极性是什么？ (低/高)？
+ Q：是否需要某种输出使能来获得时钟有效状态？
此致
Lorenz
