• 状态 Resolved
  • 已锁定 已锁定
  • 回复 15 回复
  • 订户 0 订户
  • 视图 698 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1294KCPDT：单端 ANIx 输入的 ADC 采样保持 Rs 值

admin
Guru**** 2479915 points
Other Parts Discussed in Thread: TIDA-00778, INA240, TM4C1294KCPDT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/694617/tm4c1294kcpdt-adc-sample-hold-rs-values-for-single-ended-anix-inputs

器件型号：TM4C1294KCPDT
主题中讨论的其他器件：TIDA-00778、 INA240、

  对于单端输入、ANIx 差分 Rs 输入说明(I)是否在 ADC 电气规格和表15-4/5中最大 Rs 值是否保持相对？  请注意(i)状态(差分输入) Rs 值是     单端 ANIx 输入的 NSH 周期的倍数、尤其是在2MSPS 与1MSPS 的采样率下？

否则  、图15-7所示的单端模式下的最大 Rs 串联电阻值不 是最终 结果@2MSPS？   单端 ANIx 输入的 TSHn 编码值似乎反映 了源电阻乘以 NSH 周期、 而不 是确切的 Rs 值、如表15-4/5所示。  例如 、在硬件平均2个 @2MSPS 序列发生器的情况        下、图15-4/5 RS/FCONV 值似乎毫无意义、而 Rs 500更像是最大值的8倍、因此 TSNh 2x 编码会产生(Rs500 * NSH-8)= 4kRs 并降低采样率。

因此 、考虑     到 ANIx 输入电阻相对于 ADC 配置的影响、Rs 电阻值似乎只是一个开始的地方、在所有情况下都不是最终结果？   Wiki 和 TI ADC 研讨会 SAR 文档不提供 此领域的任何详细信息。

表15-3注：

现在、允许的最大外部源电阻(RS)也会随 NSH 的值而变化、
因为输入电路的总稳定时间必须足够快、才能稳定在 ADC 分辨率范围内
进行采样。 输入电路还包括外部源电阻
ADC 的输入电阻和电容(RADC 和 CADC)。

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 BP101：

     我不清楚您的问题。 我倾向于认为表中的这些 Rs 值基于 Spice 仿真、其中内置了额外裕度。 我认为 Rs 不是线性方程 wrt nsh。 根据表、@2MPS 对于给定的 nsh、Rs 不是其@1MPS 的一半、仅当 nsh=4时为 true。 我只能说、该表是系统设计的指南、可考虑最大 Rs 以确保适当的输入趋稳时间。 如果您的问题是 nsh=4时 Rs 为何为500或表中列出的任何值、那么我没有答案。  

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Charles、

    我想您错过了注释(i)中指定的 Rs 值 用于 差分输入、不包括单端输入的一点。 可能 会注意到(i)建议表仅对差分输入有效？  单端 输入 Rs 将 与接地相关、具体而言、它是 作为电阻 分压器中的值 Rs 而不是作为串联阻抗绘制的。

    也许注释(I)具有误导性、图15-7未正确绘制以将 Rs 描述 为 相对于接地的电阻、因为相对于 表15-4/5未描绘+Vs。

    也许 +Vs 侧的 Rs 绘制在错误 的位置 、从而验证两个表 都是串联源(阻抗) 而不是串联接地电阻？

    因此、很困惑如何正确地将 两个表 中的值与  分压器相关  、其中 Rs 的一端始终接地用于单端 ANIx 输入。  

     为什么注(I)被称为差分 和单端输入 、因为没有单端 输入的差分？  

    硬件过采样如何影响 Rs 最大电阻中指示 小于或大于表15-4/5所示的 NSH 周期？  ADC 时钟 NSH 周期似乎会增加一倍、例如 @2倍过采样、从而使任一表中的最大 Rs 值加倍？

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 BP101：

     请告诉我您所指的注释(i)是什么？

    我在 ADC 电气部分中看到其中两个。

     上述脚注(i)与这些参数有关。

    上面的脚注(I)与以下参数相关、这些参数与输入共模电压相关、而我所能说出的差分模式下的 Rs 值则与之无关。  

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您在这里想说什么？  BTW：报价是坏 的 IE 11浏览器，当我们单击报价时，它只会弹出一条语句。 "发布"按钮本周也会执行奇怪的操作。

    RS =模拟源电阻(I)被定义为差分输入的平均值。  该注释将 单端 ANIx 输入定义为不受 Rs 影响、此外硬件过采样可能会增加或减少相对于 NSH 周期的 Rs。 Rs 似乎仅与(差分输入)的平均值相关、其中2个 ANIx 通道被配置 为对 模拟信号进行采样。

    提出要求的原因是 、ADC 序列发生器 被 反激尖峰随机锁定、无法通过 电阻分压器监控总线电压、9.1k 到接地 不 与 信号串联、如图所示。 15-7显示。 否则   、我们有1.53兆欧的串联电阻、来自进入 ANIx 通道的电压源。 因此、对于   单端输入、Rs 值不能与 ANIx 输入和 NSH 表中的值串联。 现在、我们最近必须将 ANIx 输入去耦电容从0.1uf 更改为100pf、此时 只有 ADC0 SS0开始发生锁定 。 设置 NSH 编码值以反映 Rs= 9.1k 会 使序列发生器锁定更加频繁。

    在注释(I)中定义 Rs 时、要为单端 ANIx 通道中的1.5兆欧串联电阻设置什么合适的 NSH 值？ 数据表未 定义 Rs 偶数与 单端或仅 1个 ANIx 输入的关系。  在我看来、这些值的意思是建议 Rs 表值 相对于分支分压器中的接地值、 而不应在图15-7中描述为串联电阻。   

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 BP101：

    [引用 USER="BP101]Rs =模拟源电阻(I)被定义为差分输入的平均值。  该注释将 单端 ANIx 输入定义为不受 Rs 的影响、[/QUERP]

      对我来说、表27-45。 ADC 2MSPS 时的电气特性仅意味着列出的参数与2Msps 有关。 除了应用注释(I)的参数 VINcm (共模电压、差模)外、没有说该表仅适用于差分输入、而不适用于单端输入。 本表中提到的唯一 Rs 是250欧姆、这是根据表15-5中 Fadc=32MHz 对应的 nsh=4的最大电阻。  

     为了避免噪声耦合到 AINx、我认为您需要确保 AINx 附近有相当数字的信号。 与 INS 相邻的其他模拟信号应具有相同的源电阻。  

     在系统设计指南应用手册中、建议 使用电阻分压器调节输入电压、然后使用低值电阻器可实现最佳结果。 从 ADC kΩ 到接地的电阻器最好应小于1k Ω。 kΩ 存在大滤波电容器、避免值高于10 μ F。 您的电阻分压器当前具有9.1k。  

      数据表中没有1.5Mohm Rs 的 nsh。 nsh 的最大数量为256、Rs 约小于200k。 我认为您的目标应该是缩短稳定时间、而不是增加稳定时间。 我认为以下公式可能会有所帮助。

     (Cext + Cadc) x (1 - 1 /(2 ^(12 + 2)))= Cext、其中12来自12位 ADC、另外2种方法允许 Cext 从数据表中恢复到1/4 LSB 和 Cadc=10pF。 求解 Cext = 16383 x 10pF = 163.8nF。 目前您有100nF 的电容。 您能否尝试更改为>163.8nF，并看到它会带来不同？

      

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    >>除了应用注释(I)的参数 VINcm (共模电压、差模)外、没有说该表仅用于差分输入、而不是单端输入。

    我意识到这一点、但由于 Rs 确实有注释(i)、因此默认情况下意味着存在差异、因为它不提及单端连接。 如果 Rs 值也用于单端 ANIx 输入、则注释应包含该事实或在任何单个表条目或图15-7中完全排除注释(I)。 这对电路如何输入到 ANIx 输入没有任何逻辑意义。

    >>数据表中没有1.5Mohm Rs 的 nsh。

    这就是为什么我不相信 Rs 是 PSpice 模型中显示的串联电阻、图15-7未正确绘制以指示 Rs 确实接地、而不是像图中所示的那样与 ANIx 输入信号串联。

    >> kΩ 情况下、ADC 输入到接地的电阻器应小于1k Ω。 kΩ 存在大滤波电容器、避免值高于10 μ F。 您的电阻分压器当前具有9.1k。

    然而、大多数 TI 评估套件(RDK)都使用9.01k 接地、并且 LM3S SAR ADC 的选择值超过6.8k。 在我们的案例中、请参阅 TIDA-00778 (原理图)。尽管 F286x MCU、但 SAR ADC 应与 TM4C 采用的 ADC 相同。 同意 Rs 9.1k 值+2.5k 将 NSH 值(11.6k)置于表值之上。 需要考虑的是、将 Rs 降至 NSH 以下也会通过使用值较小的电容器来缩短稳定时间。 将 ANIx 信号采样阈值降低到更接近接地值(1k/75mV)的问题是下冲尖峰可能会导致序列发生器闩锁、并且还会对接地噪声进行采样。 因此、我们经常看到 TI 工程师使用连接到 ANIx 上阳极3V3的肖特基二极管将下冲信号拉至接地上方。 即使阳极接地、这似乎也无助于阻止随机闩锁的发生。

    >>目前您有100nF。 您能否尝试更改为>163.8nF，并看到它会带来不同？

    当前为0.1nf、但当直流总线上出现 PWM 脉冲时、ADC 计数仍然非常高、没有避免最后一个症状。 200pf 使计数跟随 PWM 波产生电流、如 ANIx 分压器中的波形、甚至是@24V 直流。 因此、0.1nf 阻止了低压 PWM 产生24V 直流峰值的高电压样本(85V)。 事实上、100nF 的情况更糟、需要缩短采样稳定时间、因此它不会以波形夹住 PWM 脉冲。 我们注意到 EK-XL 与 ANIx 系列 R 940k 和6.8k Rs 接地以及多个铁氧体一样、从未想到100nF (.1uf)会导致分压器成为高通滤波器。 因此、我们必须仅需要低通滤波器来阻止对 PWM 加数进行采样。 它们不是真正的直流电压、而是高于输入电源轨的极窄尖峰。
  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    >>为了避免噪声耦合到 AINx、我认为您需要确保 AINx 附近有相当数字的信号。 与 INS 相邻的其他模拟信号应具有相同的源电阻。

    这可能是一个问题   、因为一个 INA240输入没有 Rs 接地、并且直流总线电压 ANI-8引脚124存在于两个模拟比较器 C2-输入温度传感器500R 输出200N 靠近 ANI-7、9 MCU 引脚123、125。   在电机启动过程中、ADC 序列发生器锁定我的唯一时间。  FOC 启动 崩溃 会在电源轨以上产生 HV 尖峰、或者当24V 直流 电源线可能脉冲数次以降低 电流时、会产生多次滴答。

    为 ADC0 SS0 TNSH 0x66666666 ( Rs=9.5k 最大值)奇怪地使 ANI-8引脚124输入可以在 PWM 预充电期间锁定 SS0。  奇怪 的 SS0 TNSH 0x44444444 (Rs=3.5k 最大值)如果 预充电 设置为10ms 或更短、则在不锁定 SS0的情况下工作频率更高。

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Charles、

    TINA 分析结果如所示、Rs 似乎相对于接地而不是源信号。 从实际有效结果来看、表15-4/5仅显示外部 Rs 值、而不是在每个条目中添加内部 Radc (2.5k)。 表格上方的文本将使大多数读者认为已添加了 Radc。

    虽然未说明、但硬件平均值(HWA)的2倍似乎会使允许的 Rs 最大值加倍。 由于 NSH 保持时间也因此增加了一倍、这似乎是合理的。 随附的是 Tina 结果、200N 的 Rs 为4.87k (结果15)似乎最佳、但早期0.33uf 至10uf 的测试未产生可用结果。 Rs 4.87k 似乎已停止 SS0锁定100pf 接地、0x4编码。 Rs+Radc = 7370欧姆* 2xHWA = 14、740欧姆(最大允许的 TSHN 0x4编码)？

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    当9.1k 更改为4.87k 时、还在直流总线电压 ANI-8上安装了与 Rs 并联的 OnSemi 3V3 TVS。 同时将 TVS 安装到3个其他共享 SS0 ANIx 输入。 OnSemi 3V3 TVS 易于安装、并可在1ns 内对高于3.6V 的瞬态做出反应。
  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 BP101：
    我找到了有关计算要在 ADC 引脚上使用的 Rs 和 Cext 的应用手册、我希望这将有所帮助。 尽管它不是针对 TM4C129的应用手册、但其概念是完全相同的。
    www.ti.com/.../spna118b.pdf
  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Charles、

    TM4C1294KCPDT -NCPDT 数据表错误地建议 Rs 为电阻、但实际上是源阻抗、它们是不同的。 当串联源阻抗相对于 ANIx 输入端的输入频率发生变化时、频率更有意义。 数据表中的几个地方声称 Rs 是电阻、当它应该被声明为 阻抗时。

    因此、当源串联电阻远高于任一表中允许的最大 Rs 阻抗时、TSHN 编码似乎围绕网络分压器接地电阻旋转。

  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 BP101：
    在通过 ADC 观察时、源阻抗是等效的 ZS。 Rs 只是 ZS 计算的一部分、它也取决于无源 Cext 和输入频率。
  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    请立即阅读设计指南、了解 Rs 是 ZS 阻抗的一部分。 但实际上、Rs 不仅反映信号源阻抗、还更反映分压器网络。 如果不是真的、那么当采样计数突然上升到接近4096时、接地电阻器的高值不会随机锁定序列发生器。 甚至无法确定 Tina 是否能够确定输入分频器阻抗与 ANix 输入频率的关系、或者它如何改变 Rs 值。

    BTW：
    发布框架按钮仍有问题、现在我们每次只需单击"答复"或"编辑"即可刷新页面。 最近所做的工作现在使 IE 11网页难以浏览。
  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    BTW：设计指南最后一条注意事项是推测 HWA 会增加 Cadc 上的电荷并产生更高的输入阻抗 ZS。

    实际上、当 CS 必须保持在低电平0.1n-0.2n 且 ZS 非常高的800k - 2megohms 时、与 ADC 时钟速率和 NSH 保持时间相比、HWA 似乎将每个 Rs 表值加倍。 我们测试了 Cs 47n、Rs 5k、产生了大量滚降、以形成 EMF 过零正弦信号、从而使其锯齿形更明显。
  • 0
    TI__Guru**** 2479915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    如果我们在分压器的 ANIx 输入端添加一个欧姆表、则读取 TINA 有助于瞬态分析显示阻抗(ZS = Rs)。

    因此、1.5兆 欧(Rs)的串联阻抗(ZS)在4.87k 接地时、我们的 ZS = 9.86k 阻抗。 TM4C129x 设计指南通过(2个 HWA)、ADC0 2MSPS 表确认 NSH 保持时间将表中的 Rs 值加倍、然后通过 TSHn=4或(0x0)编码开始@500欧姆阻抗。