[参考译文] TM4C123GH6PM：什么会导致高电流驱动引脚 PH2和 PH3失效。

[引用 user="Pragnesh Patel">我们使用这些引脚(PH2、PH3)驱动光隔离器、但驱动电流为18mA。 [/报价]

[引用 user="Pragnesh Patel">连接到 PH2 ...  我通过 PH2[/报价]测量了灌电流

首先-您的主题行(上面)-和您的帖子中的引用-参考"PH2/PH3"-在我的"TM4C123手册"中不会出现！

• 该 MCU (实际上)是否能够提供18mA 驱动(即使是来自这些"神秘引脚")-持续且长期？  

• 而且-许多此类光电隔离器"随着使用和使用寿命的增加而降低效率"-这是否会对这些 MCU 引脚提出(甚至)更高的要求？

• MCU GPIO 的用途不是" 负载的边沿" -您施加更强大的负载-施加在 MCU 和光隔离器之间的"缓冲晶体管"-似乎(高度)表明了这一点。   (即使您的"已到位"的内容(几乎)似乎"工作至今"、也是如此。)
• 事实证明、"仔细/仔细、示波并观察"连接到您的光耦合器的每个 MCU 引脚是最明智的-尤其是在光耦合器的"关闭"期间。   损坏电压尖峰(可能)是证据、如果是、通常  使用肖特基二极管"限制(不需要)"电压偏移"。

下面显示的是对    TM4C123GH6PM 上的"PH2 (及其犯罪伙伴)不知为何-不是居民"的索赔的支持。

因此-您必须"打乱"此供应商的器件型号。  ('129器件-可疑)  上述"晶体管缓冲"以及限压肖特基二极管...  仍然适用。   (幸运的是)由您的"4%-且可能导致气球"表示-故障率...   (这是为了你的利益-获得"早期预警"-可能达到的结果-以远高于(因此更重要)的数字来表示！")

[引用 user="Pragnesh Patel">我们使用这些引脚驱动光电隔离器、但驱动电流为18mA。 光隔离器用于驱动步进电机电路。 PH2和 PH3引脚均通过10K 电阻器拉高[/引述]

 除了发布错误的 MCU 之外、 是否还有从光 耦合器晶体管驱动器到 PH2/3 MCU 引脚的10k 上拉电阻之外的串联电阻器？

您能否提供  电路耦合器件原理图中的线夹、这在这里有所帮助？

海报"沉默"是"消音..."    “PH2 & PH3”(PH2 & PH3)(通过)到“Final Four？”(最后四个)是否正确？    (可能有-与4C123一样- Mais oui？)

很抱歉耽误你的时间。  正在忙于解决客户的问题。 今天回到办公室。 但是仍然没有找到分辨率。 抱歉。

我们使用的器件是 TM4C123GH6PZT。  步进驱动器内部有一个串联电阻器、可在5V 电源下产生15mA 驱动电流、输出设置为低电平。 到目前为止、只有一个设置发生了这种情况、并出现了三次故障。

另一方面、在两个输出(PH2和 PH3)上具有相同15mA 满载的相同电路板和相同驱动器、我们一直在温度室中测试多组温度、其中室温设置为+60摄氏度。 我们在芯片上看到的最高温升为78摄氏度。 芯片本身的额定温度为105摄氏度。

该芯片通过使用 LTC2870HUFD 收发器的串行连接连接连接到外部世界。  在发生故障的设置中、两个此类收发器同时使用。

5V 电源通过 MIC2103YML 芯片从24V 直流输入生成。

3.3V 电源通过 LT8614EUDC 芯片从24V 直流输入生成。

拉尔夫

海报最初将 "TM4C123GH6PM" 列为器  件-仅限现在(发布提示)-在 TM4C123系列中更改为(另一个)。   此 MCU (现在)是否"包括"-(过去的 AWOL)  PH2/PH3？

最佳做法是在 5V 光耦和 MCU 输出之间插入"小信号 FET 或双极"。    

此外-将 Optos 的"上拉电平"从5V 更改为 MCU 的 VDD 可能会很有用。   (假设为3V0-3V3)  在该(更多) MCU 友好电压下、光耦仍然能够充分发挥作用-尽管此类电压应"经过测试/验证"。

Bonjour Ralph、

我可以声明-不存在问题-我们的客户-使用(赦免)另一个 ARM Cortex M4 (具有类似的、"声称"的5V、"接受")并且***也运行"开漏"-遭受(非常)类似的此类故障！

正如您所注意到的那样、 "大电流" 和  "由5V 引起的应力"的组合会导致 严重停顿！    尽管(尤其是)海报指出(部分)成功。   (到目前为止！)   这种故障率是不可接受的-并强烈表明"器件滥用！"

确实是拉尔夫-确实如此。
通过"风险的未知要素"收集的任何"节约"(几乎)都可以"与"长期"成功的愿望相违背！"  

请注意-大多数 VC (与我们这样的公司合作)-要"寻找并识别"这种"不明智/不合理的高风险做法"、将 "丧失对个人和/或公司"价值观和决策"的信心-犯有"风险欢迎行为！"  

而且、从纯粹 的"商业意义"来看、如果两个"SOT FET"强加的成本/规模"惩罚"无法被吸收、 那么该机会可能(更好)被判定为 "不可接受"。  

[报价用户="Ralph Jacobi"]虽然 TM4C GPIO 可耐受5V 电压、但能够用作具有漏极开路设置的输出、以支持5V 电压[/quot]

您好 Ralf、

除了错误的 MCU 之外、我在这篇文章中发现了一些缺点。

请注意 、照片 LED 显示了明显的压降、从而将 GPIO 引脚电压降至  1.2V FWVD  、从而将 GPIO 引脚电压设置为3.8V、而不是5V。

也就是说、从光 耦 LED 开始驱动的电流似乎是15mA 有点高、 并且似乎 在光耦封装内假设串联 R、正如已经绘制的那样。 否则 、如果光电封装中没有电阻器、那么实际限制 LED 电流的方法是什么？

[引用 user="BP101"]我在此帖子中发现了一些功能

在 刚刚发布的 BP 公告中、我们-但具体-是否：

• 您已单击 Ralph 的帖子-但地址为 Charles  (并随后更正了...)

[引用用户="BP101"]请注意 ，照片 LED 显示了明显的压降，将 GPIO 引脚电压降低到1.2V   FWVD，从而 将 GPIO 引脚电 压设置为3.8v 而不是5V。

您的(尝试)电路分析被证明是错误的-原因如下：

• 海报已多次确认他的5V 测量值。   你肯定不会质疑他的衡量标准-和报告-你吗？
• 您主张在光导和电阻器(如果有)上出现"明显的压降"、并在1V2计算该值。   您是否不能错过这样一个事实、即光耦电流仅在 MCU 的 GPIO "朝向接地"时流动-因此您的(错误地声称) 3V8永远不存在！
• 如海报说明和基本电路分析所示、MCU 在   打开时"看到"~5V (关闭时)并接近其"VOL"级别-(<0V8)。   永远不会产生3V8 (通过"不那么清晰"的压降)！
• 并且-您是否  "立即发出信号"-您是否认为 "MCU 的 GPIO 可能支持 ~15mA 电流流-而 3V8 出现在 GPIO 上- 同时灌电流？"   这种"清晰的 BP 信念" (但我不分享)是否 可以证明 您 (始终如一且不同寻常) 的 MCU 故障(大部分)的原因？

[报价 USER="CB1_MOBIT"]您是否不能错过这样一个事实：光电流仅在 MCU 的 GPIO "向接地"时流动-因此您的(错误地声称) 3V8永远不存在！[/QUERPLET]

不会、并且 无论 电流是多少、光耦 LED 都不会逃逸正向电压降。 无论 GPIO 引脚是漏极开路还是只是变为低电平、除非 LED 短路、否则似乎都是不可能的。

[引用 USER="CB1_MOBIST]并且- 您是否"现在已许可"-您(认为 )"MCU 的 GPIO    在 接收时可能支持~15mA 电流-在该 GPIO 上具有3V8？"   这种"明确的信念"是否可以证明 (大部分)您的(独特的) MCU 故障的原因？[/引述]

未挂图显示15mA 是光电 LED 电流、这也可能表明 LED 短路。

海报：在另一侧、两个输出(PH2和 PH3)上具有相同的15mA 满载的相同电路板和相同驱动器、

[引用 user="BP101"]无论  当前流速是多少、都不会逸出光电 LED 的正向压降。[/quot]

现在 (唯一)是否声称"光耦合器主导"将经历"压降"(没有(或非常有限)的电流)？    我们可以继续这样一种"明确"的推理、并在"整个光导通"期间预期会出现压降、即使断开连接也是如此！     (通过逻辑扩展)这 是否同样正确？

由这个客户端-用户提供的上拉电阻 器肯定会占主导地位(非导通、LED 路径) -导致  MCU 的 GPIO 电压-接近5V。    不  是先前声称的(不支持的3V8)！    "正如此 Thread 的原始海报早就报告的那样。"   ( 很少有人反对！)

(预计 反击的 "替代电路分析" (及其多重、联锁、辅助细节) 将会使"放松和适当"的退避...)

您好 CB1和 BP101、

我建议我们等待 Pragnesh 的输入、也许还需要一个器件型号来查看其光驱驱动器的数据表。 请理解、如果 您想继续讨论、PM 的讨论将会很好地解决 Pragnesh 的问题、那么在当前阶段之后继续这一辩论将不会产生很大的效果。

谢谢！

清楚的良心----当"提出"的信息如此错误时----是否应该由令人印象深刻的其他人留下"不受质疑的观点"？

您不会真正相信-"3v8"将到达@ MCU 的 GPIO -当该"已配置开漏" GPIO 关闭时！   问这是否不公平？

拉尔夫-(最肯定的) "错误分析"(以 某种方式证明) 是否正确 - 从而  在  海报上的 GPIO 上留下"3V8 @ 15mA"印象-这一事实到底是怎样的-没有效果？

仅此举可确保销毁 MCU (在单个 GPIO 上通过57mW 功耗！)     如果 正确(但最不可能)-这是否"上升"至 "非常高效？"

您应该注意-"分析受到质疑"-有多个"真实事实"-很难看出如何判断这种情况 、"没有成效！"  

我们使用微控制器来驱动 Opto Inside Lin Engineering R701驱动器。  

并且-他们是否提供了"公司"规范-您是否完全遵守了这些规范？

您是否有足够的能力来"检查、确认和报告"-"PH2/PH3"上的电压读数(相对于 GND)-当您的 MCU 的开漏 GPIO (首先)关闭时-然后打开？   (但在其他情况下"已连接"-根据您之前的原理图-尤其是在部署了上拉电阻器的情况下。)  

[编辑] 客户端-用户(此处)已添加220Ω Ω 串联电阻器的详细信息-我针对此(新)数据生成了以下段落。   

如果15mA 流过-正如您之前提到的-在串联的220Ω Ω 电阻器上有一个3V3"压降"。    (e=0.015 * 220 = 3V3)   、这样(5V)串联电路中最多保留1V7。   当  电流为15mA 时、(保持)预计开漏 GPIO 引脚(PH2/PH3)将会在指定的 VOL 电平(~0V5、~0.5V)处出现"大约/等于"的电压。   再说一次-您是否会很好地进行测量和确认？

正如您报告的"多场故障"、是否有理由假设 "任一-或两个- PH2/PH3 "的"功率耗散"超出(以某种方式)？   这就是您对 PH2和 PH3相对于 MCU 接地的新电压测量的理由。   (如果可能、尝试(通过220Ω R)电流测量也不会对您造成伤害。)

您是否(仍然)将故障单元(是否可以再进行一次测量)连接到 PH2或 PH3、但这次未连接"光耦合器电路"？   这应该证明是有用的-在我们试图解决您的问题时...

谢谢您...

[报价 USER="CB1_MOBIT"]现在 是否(唯一)声称"光耦合器"将经历"压降"-没有(或非常有限)电流流[/报价]

不确定您从哪里提出了这个想法、因为我是指低电平有效的 GPIO 引脚、否则不会有任何光电 LED 二极管压降。

然而、 对于10k Ω 连接220 Ω 的开漏、 电位器规则有助于为  LED 设置所需的正向电压电平、在 额定正向电流下通常不超过1.2V。  无论如何    、应在数据表中检查 GPIO 引脚注入电流(反向)最大值。

我们在释放驱动器和微控制器之间具有10欧姆电阻器的电路板之前进行了电流测量。 (220欧姆电阻无法从外部访问、它封装在步进驱动器单元中)。 当 Micro 驱动 LED 时、示波器在10欧姆范围内的电压为140mV。 我将获取波形并在今天稍后发布。

[报价用户="BP101"]然而、由于漏极开路 、10k Ω 连接220 Ω、 因此电位器规则有助于设置  LED 所需的正向电压电平[/报价]

或者不是！    

10K 上拉电阻器 R "没有(合理的)导电路径"连接到光耦合器 LED -这是不是吗？    (即、它通过 220 R 连接到光耦合 LED -但处于 LED 的阴极 "仅！")    这是否不会阻碍任何 "分压器操作"- 如 (现在)所声称的那样？

海报在今天早些时候报告了测量结果 、"140mV 跨10Ω Ω(插入的负载电阻器)"和14mA 电流-与他之前关于15mA 电流的报告很匹配。   

然而，仍然缺少的是--而且将证明非常有用--是：

• 电压-印象深刻(相对于(wrt) MCU GND。)  在两种条件下实现跨 PH2和 PH3的开  漏：(MCU)开漏开启 和 开漏关闭。
• 示波器电容 -再次接通 MCU GND -在(上述)" OD 开启和 OD 关闭"条件下。
• 尤其是、"真相时刻"产生的示波器电容(即当" OD 被从开到关"命令(切换)时！)   必须将示波器设置为(接近)最快水平扫描速度、以便(偶数)µs μ s 的电压瞬变能够被捕捉和 查看。

在本应用中、"驱动电机"-大多数电机都存在"合理"的电感-当"电机电流"突然消失时、肯定会 出现(潜在损坏)电压尖峰-可能"超过5V"-并通过(连接到 PH2和 PH3) 通过"上拉 R"和/或光耦合器本身！   

据信、由于这些(>5V)电压瞬变的反复出现、MCU 的"输入保护网络"(主要是二极管)相对较小的"结构/额定电流"可能会受到影响-及时。   经典的保护方法是、 光电耦合器(或其他电源驱动器)将"快速作用、额定电压充足的电压钳位器件-部署在"电机引线"两端、即"切换到接地"(电机引线的阳极-电机(+)电源的阴极(此处假设为5V)。

我认为这3个"要点"请求提供了"最真实/最有效"的诊断指南-"最佳解决"海报的困境。

[引用 USER="Ralph Jacobi"]不幸的是，这种特殊情况的边缘超出了我们规格中所写的明确行，因为漏极开路输出@ 5V 与我们的5V 容差和通用输出能力@ 3.3V 操作不符[/引用]

也许另一个 TM4C123 PDF 建议使用5V5作为开漏的绝对最大值。 /cfs-file/__key/communityserver-discussions-components-files/908/Tiva-TM4C123x-5v-tolerant-GPIO-pins-spma053.pdf

4.2开漏模式

在开漏模式下、一个外部电阻器被串联在引脚和一个外部电源之间以驱动更大的输出信号。 外部电源(VDDEXT)应限制为5.5V

如果在任何瞬态条件下向 GPIO 引脚施加高于5.5V 的电压、则会出现可靠性问题。 电源定序和瞬态电压带来的风险太大、因此最安全的解决方案是限制

外部电源电压为5.5V。GPIO 引脚上连接了一个弱内部下拉电阻。 外部上拉电阻器的大小必须正确、以在输出引脚实现预期的摆幅。 外部上拉电阻器的值

(RPU)可使用以下表达式计算、该表达式知道弱下拉电流的值

(ILEAKpd)。

RPU <(VDDEXT–VOUT)/ILEAKpd (iii)

其中、

RPU =外部上拉电阻器

VDDEXT =外部电源电压限制为5.5V

Vout = GPIO 引脚上的电压

ILEAKpd =开漏、μA ϵ 器弱下拉电流源、μA μ A (标称值)、ILEAKpd μA (15 μ A、60 μ A)(适用于所有 PVT 条件)。