[参考译文] CCS/TMS570LS3137：如何动态更改 PLL 输出频率

您好 Jeff、

一旦系统和外设控制寄存器的时钟源有效状态寄存器(CSVSTAT)中的 VALID 位(CLKSRnV 位)被置位、软件就可以将值更改为 PLL。 如果值的变化导致 VCO 频率的小百分比变化(ΔfOutputCLK < 0.1×fOutputCLK)、则这些变化可以动态完成。 在这个模式中、这些值被同步更新到 PLL 中、并且 PLL 在不选时钟或转差位的情况下重新锁定至新值。 如果工作点变化过大、则将设置滑动位。

相反、如果 VCO 频率的变化较大、则应在更改值之前禁用 PLL。 通常、对 REFCLKDIV 域的任何更改或对系统和外设控制寄存器的 PLL 控制寄存器1 (PLLCTL1)中的 PLLMUL 域的较大更改都需要一个完整的禁用和重新锁定策略。