This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357:CPU 内核的 STC1测试以及 SRC1运行完成后的 STCCICR 预期值

Guru**** 2468460 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/672642/tms570lc4357-stc1-test-of-cpu-cores-and-the-expected-value-of-stccicr-at-the-end-of-src1-run-completion

器件型号:TMS570LC4357

您好、支持人员、

对于 CPU 的 STC1测试、由于勘误表、两个内核应一起执行。

因此、测试用例的总间隔为125+3 = 128 = 0x80。

STC1运行结束时、两个内核都被测试、STCCICR 寄存器的预期内容应该是什么?

我想它应该是0x0080_0080。

我得到  的值是0x007D_0080、这表示酷睿2未运行 uSCU 测试用例。

您能否确认这是预期设计还是我遇到了器件故障?

我没有看到超时错误、我也看到 TEST_DON=1

谢谢你。

此致

Pashan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、普沙文、

    Core1_ICOUNT 指定在 segment0和所有剩余非0段情况下 Core1的最后执行的间隔数(1)。

    因此、您的案例的值应为0x007D0080。