This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357:I2C 时序

Guru**** 2466550 points
Other Parts Discussed in Thread: TMS570LC4357

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/669015/tms570lc4357-i2c-timings

器件型号:TMS570LC4357

您好!

我们使用的是 I2C 模块。

PG 192§7.11 (I2C 模块器件)在 TMS570LC4357组件的数据表中、您能为我们提供有关以下句子的更多精度:
"一个器件必须在内部为 SDA 信号提供一个至少为300ns 的保持时间(以 SCL 信号的 VIHmin 为基准)来桥接 SCL 下降边沿的未定义区域。 "

->术语"设备"表示外部设备(即 TMS570前面的设备)?
->这句话对于外部器件是否不熟悉?

->还有其他问题吗?

此致、

Christopher

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Christopher、

    此脚注来自 I2C 规范。 我的理解是、当 SCL 下降时间(TF)接近其最大值时、必须保证 TH (SDA-SCLL)始终大于0ns。 在 I2C 标准中、SCL 的最大下降时间(TF)被定义为300ns。 因此、在 SCL 开始下降后、I2C 总线上的器件需要驱动至少 TF (max)的数据。  

    该器件表示 I2C 总线上的任何器件。