请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS570LS3137 您好！
根据 SPNU499C 文档页码1320注意：
'如果处于从机运行模式并且配置为3引脚或4引脚(无 SPIENA)
模式下、最后一个 SPICLK 和之间必须有至少8个 VCLK 周期的延迟
用于下一个缓冲器发送的 SPICLK 的开始。 一般而言、这相当于 A
VCLK/SPICLK 比率为≤16、在传输之间至少需要1个 SPICLK 延迟。"
TMS570LS3137被配置为从器件并处于 MibSPI 模式。 我们已将另一个控制器配置为主控制器、并根据 SPNU499C 根据上述说明进行延迟配置。 但我们看到所有16位数据的 MSB 位都为"0"。 但是、当我们增加延迟时、我们可以看到主缓冲区中的所有数据。
VCLK 为20MHz。
SPICLK 为5MHz。
主机延迟为320nSec
是否有人能对这种行为提供一些见解？
谢谢、
Kalyan
