主题中讨论的其他器件：TIDA-00909、 INA240
上一个线程说 、在 转换为相对于 NSH 采集点的 MSB 位位置期间、似乎1/4 LSB 分辨率 FIFO 位值(黄色框)没有被移动。 可能默认的 NSH 0x4将所需的 FIFO 移位(LSB->MSB)保持在1/2 LSB 以上、强制将真正的结果置为错误状态。 将 PWM 占空比乘以 FIFO 数组[]结果表明1/4 LSB 采样整数的位移位(循环)没有发生到循环 FIFO 中正确的 MSB 位位置。 否则、我们 将数字 压缩相对 3.3V 满量程 、这是从读取 到软件数组中的 FIFO 值1/2 LSB 误差中得到的[]。
对于纯直流信号而言、1/2 LSB 误差 FIFO 移位(Cext 电荷共享)不是很明显的原因是 FIFO 结果始终返回1/2 LSB (稳定状态)值。 这通过工程师调节 SW 低通滤波来隐藏1/2 LSB 误差、从而在 实现正确的直流数字值之前补偿1/2 LSB 误差。 基本上、通过软件低通滤波对每个采样值进行整数操作、软件将1/2 LSB FIFO 误差转换为 MSB 移位结果。 这似乎是某种转换器勘误表或 FIFO 时钟速率 不是 串行位 速率的16倍、与 NSH 采样时钟无关。
能否让工程人员看看为什么 Cext 1/4 LSB 结果 (黄色框) 没有按预期的那样被移入 MSB 位位置？ 似乎 cADC 或 NSH 充电 不 会产生 与 或至3V3满量程一致的1/4 LSB FIFO 结果、除非 AINx 信号可能 具有 大部分线性稳态属性。 当 我们期望 1/4 LSB 结果循环移入相对于3V3满标量程的更高 MSB 位位置时、在这一点上只有假设序列发生器样本(黄色框)实际上表示1/2 LSB 误差被错误地移入 FIFO。
840mv (Csamp) 在 采样开始时启动的值低得多(50mV)、 在 下面的捕获中缓慢上升840mv 几秒钟。 这 种缓慢的线性上升不 会传输到 FIFO 中返回结果、但 如果是偶数、则总电压可能为100mV。 然而、电荷共享峰值 Cext 出现在 FIFO 结果中、而没有 线性斜率和上升。 ADC0：60/30Mhz ADCCLK、单端 AINx 输入。
