This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1292NCPDT:MAC 至 PHY 时序

Guru**** 2393325 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/717192/tm4c1292ncpdt-mac-to-phy-timing

器件型号:TM4C1292NCPDT

客户 试图找到 其 PCB 设计最近出现生产故障(1.6%)的根本原因、该设计使用通过 RMII 连接到 TI TM4C1292处理器的 Micrel KSZ8041RNL PHY。 在故障模式下、电路板获得以太网链路、但数据不一致、会导致 DHCP 超时或有时根本没有数据。 更换 PHY 或 TM4C1292会恢复正常的功能、但如果芯片焊接到另一个已知良好的电路板上、则故障不会跟随芯片。 对 PHY 或 TM4C1292进行加热会使故障电路板更好地工作、冻结会使电路板更糟糕。 在故障模式下、自动协商在无限循环中似乎失败。

 

这些数据似乎指向两个芯片之间的时序问题、因此 它们开始试验 RMII 接口的时序。  在该设计中、PHY 具有25MHz 晶体、并在内部生成50MHz REFCLK、然后发送到 TM4C1292 MAC。 延迟发送到 TM4C1292的 REFCLK 几纳秒会导致电路板出现故障(速度为100Mbps)。 他们 还尝试强制将链路速度强制为10Mbps、这会导致故障电路板正常运行、尽管速度较慢。

 

对数据表的研究表明、他们  希望 TI 评估可能存在的时序违规:

 

a)     PHY 数据表第49页的“输出延迟”: http://ww1.microchip.com/downloads/en/DeviceDoc/ksz8041nl_rnl.pdf

 

b)      TM4C1292数据表第1807页上的 RMII 发送和接收时序参数(特别是参数 N87)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    查看这些规格、Micrel 需要2ns 的保持时间、TM4C 提供2ns 的最短保持时间。 这些规格看起来一致。 他们是否尝试使用低电容有源探头查看信号?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bob、

    只需确保查看 Micrel 数据表上的表13即可。 客户正在使用 RNL 部件而不是 NL 部件(表13不是表12)、并且想要确认"输出延迟"参数(9-13ns)是否存在任何问题?\

    此致、

    劳伦斯
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我当然不是 Micrel 器件的专家、但我在阅读表13时看到的是、RXD 在基准时钟的上升沿之后将保持至少9ns、最大13nS。 TM4C 仅要求在上升沿之后2ns 保持。 它要求新数据在下一个上升沿之前的4ns 内有效。 Micrel 器件的有效范围为20-13或7nS。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bob、

    谢谢。 只是想验证 TM4C1292中是否有任何寄存器可调整 RMII 信号的时序?

    此致、

    劳伦斯
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。