This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TM4C1294KCPDT:ADC SNR PHY TXD

Guru**** 2560180 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/758182/tm4c1294kcpdt-adc-snr-phy-txd

器件型号:TM4C1294KCPDT

问题 当 AINx EMF 噪声  通过 MCU 引脚安装的去耦电容器提高 SNR 时、EMAC0 PHY 停止 TXD'。  好 的事情是 RXD、然后接受最后一条命令-在 TXD 崩溃后停止!

ADC0 SNR 似乎 会使 PHY/USB0突然死亡 、并且 RXD 在发生 LWIP 路由错误之前保持响应。  MCU 引脚去耦 电容器(200pf)应降低 RS 阻抗 (AINx) 、但 鼓励攻击 TXD/USB0 计算机端点。 降低去耦电容值(100-51pf)使 PHY TXD 端口 从 典型和预期的 ADC0 SNR 崩溃停止。  即使    在 降低 AINx SNR 后 PHY 保持连接后、USB0端点的崩溃率低于60MHz、30MHz 时钟也更少。

怀疑 ADC0 SNR 有点高 、可能 通过 AHB 泄露到其他外设中? 奇怪的是 、经过多个 EVM 测试 的 EVM 从未 通过 X11接头出现此问题、 多层 PCB 会以某种方式 降低 ADC0 SNR? 同时 、将   MCU 引脚附近的(EN0Rx/Tx-N/P) 1000N 电容器降低至39n 确实 有所 改进、 但100N 没有改进。 奇怪    的是、最初从4.7uF 降低到0.22uF 的 PHY Bob 滤波电容器并未阻止 TXD 崩溃。  

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果 ADC 输入引脚上的信号超过 Vccad 或低于接地值、它们将影响其他引脚上的电平。 双面板和多层板之间的差异可能是接地层。 接地平面可非常有效地减小由信号布线产生的意外回路天线的尺寸。 如果附近有大而快速的开关电流、磁场将在回路天线中拾取并在该信号上产生噪声电压。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="Bob Crosby"]如果 ADC 输入引脚上的信号超过 Vccad 或低于接地值,则会影响其他引脚上的电平

    如果   将 ANIx 去耦 电容器连接到    MCU 底层下的 AGND 平面、您可能错过了200pf。 看起来 、AGND 瞬态 会输入到 Nix、而不 是退出 到 AGND。 减小 ANIx 去耦电容还可以并 联 CADC (10pF)、这可能 会增加 CADC 210pf? 两个电容值中都存在相同的 AINx 瞬态。 然而 、较低的电容值显然会降低内部 SNR、 而较高的电容值 似乎会增加 从 AGND 输入的 SNR 噪声水平。  

    即使 AGND 的电阻值替代了任何去耦电容、在 EMF 期间、奇怪的 ADC1 CH16 SNR 仍会增加。 由于     除 DGND 引脚17之外的任何一侧 MCU 引脚18上都不存在 SNR 源、因此我们测试的每个 MCU 上的通道16 FIFO 值都不会增加、因此没有任何解释。    MCU 封装引脚18与 DGND 引脚17之间似乎存在内部高阻抗、 这似乎 说明 了其他 SNR 可能相对于 AINx 引脚发生的原因!

    [引用 user="Bob Crosby"]接地层可非常有效地减小由信号布线产生的无意环路天线的尺寸

        当较安静的 DGND 与 GPIO 配置的高噪声 AGND 输入源分离时、似乎存在破坏性阈值 ANIx 电容。 数据表假定 一个接地层、在两种情况下、 考虑 RS 阻抗 (Tina DC 分析)时、SNR 均会通过更大的 AINx 电容值降低。 即使 MCU GNDA 引脚连接到 DGND 布线 、添加  到 ANIx 的任何去耦电容 都会提高 ADC0指定的 SNR 和 AGND 瞬态以不良的方式入侵 RS 阻抗、这也会影响两个 PHY。