在 通过 REF2033为模拟比较器 C0+ VREF 引脚 PC6供电后、可能发生 VDD、VREFA、VDDA 短路、 原因是加电延迟为500us。 通过以 500us 延迟为模拟比较器的 PC6供电、对 MCU 有什么确切的后果？ 很明显 、当模拟比较器 PC6直接由3V3电源轨供电时 、VDD、VERFA、VDDA 上不会发生短路。 同样 、内部基准是软件选择的、 VREFP 配置 了 VDDA。 另请注意 、EKXL-EVM 还 通过 R41为3V3电源轨供电、但不推荐 使用并联电容(1uf/100nF)。
后一延迟(500us)是否考虑 从单独的电源为 ADC 供电？ 是否可以 延迟 为 外部阈值 PC6供电 、从而导致过多的电流从 VDD (3V3电源轨)流入模拟比较器的 VDDA、而 PC6 在此过程中未短接？ 如果社区不知道 延迟为 PC6供电是安全的做法 、因为 MCU 正在进行供电或在 PC6之前已完全通电几百微秒、那么这种做法是不是应该的？
请 确认 后一配置条件在 为 VDD 供电的过程中不能也不会给 VDDA 或 VREFA 带来压力。 有多少工程师曾报告过此论坛 可能会导致 PC6 延迟供电500us 后 VDD、VDDA、VREFA 短路？ 通常 的做法是 通过直接连接到 VDD 3V3电源轨的电位器为 c0+(PIN0)供电。 直接或通过电位器分压器将 REF2033与 PC6阈值输入安全配合使用的解决方案是什么？
我们是否应该在初始配置 PC6以 在 POR 之后补偿大于500us 的延迟、从而按照所述安全地使用 REF2033？
