[参考译文] TM4C1294KCPDT：VDDA 短接 VDD

BTW：注意原理图 TPS73533通过20m Ω 铁氧体磁珠(未显示)与覆铜线迹将降压稳压器(+5V) AGND 与 DGND 隔离。 请注意、REF2033将引脚2连接到 AGND 不同于 TPS73533 DGND 引脚3。 实际上、DGND 恰好比 AGND 高75uV 1.84mV 铁氧体压降@92mA MCU 负载。

我们需要知道具有 TM4C1294的 REF2033是否可以将 GNDA 引脚10短接至 DGND 或强制要求与 REF2033在引脚2上使用的接地相同？ 除了在为 ADC 模块供电的独立电源时、先为 VDDA 供电而不是为 VDD 供电之外、数据表没有做任何直接区分。 然而、数据表并未说明由一个独立电源供电的到 PC6的模拟比较器外部 VREF 源。 这个问题被称为灰色区域！

要求模拟比较器输入在 GNDA 和 VDDA 之间意味着在 VDDA 之前不应给外部基准供电。

尊敬的 Bob：

感谢您对这  一严重问题的意见。

[引用 user="Bob Crosby"]要求模拟比较器输入介于 GNDA 和 VDDA 之间意味着在 VDDA 之前不应打开外部基准。

回想起来、有一定的传播延迟( 输入/输出)、REF2033符合 数据表中不明确的电源周期时序要求。  请注意 、MCU 共享 +3V3 电源 R150 为 VREFA+(引脚9)以及  PC6的 REF2033输入供电。 在 为 PC6输入重新配置 REF2033后、MCU 为 VDD/VDDA 短路几个小时。   当 PC6使用 相同的电源时、VREFA+可能不喜欢受电(R150)、而  VREFA+ (引脚9)注入电流如何 从模拟比较 器 VREF 轨流入 VDD 轨？

奇怪的是、REF2033似乎从未对 C0+(PC6)输入造成直接威胁。   短路后出现、从不指示 PC6或任何其他使用的 GPIO 输入端损坏或 承受应力。  

TI 能否 确认   是否完全通过即使在 EVM 上通过 REF2033为外部基准(PC6)供电会 导致 VDD/VDDA 短路？  短接后、VDDA 与 GNDA 的电阻再次为12欧姆。  然而、VDD/GND 1.3欧姆似乎表示导致 VDD 短路的其他原因、而不是   PC6的 REF2033输入。  可能会很容易得出错误的结论 REF2033来指责 VDD/VDDA 短路。 同样 、VREFA+ 通过与 EVM 相同的 R150供电。 尽管 每个引脚都使用 ADC0/1的内部基准、但 EVM 没有将 REF2033连接到模拟比较器 PC6。  同样 、  在 MCU 上电期间不会发生 VDD/VDDA 短路、而是在数小时后发生短路 、如果 c0、c1、c2 遇到 直流脉冲 <VDDA MAX (4v).   在   这种情况下、VREFA+(引脚9)可能会以某种方式导致向 VDD 轨注入电流？

数据表中的 REF2033导通延迟：

导 通时间        μF 精度为0.1%、CL = 1 μ F      500 μ A μs 值

仅在最近(巧合下)重新组装了 C52、C57、R150以向 VREFA+供电。  之前将 VREFA+引脚9短接至 VDD 引脚8、省略了 C52、C57、R150作为 TPS73533 、通过 FB6供电的 c0+通过 PC6设置<2.54vdc。 奇怪的是、PC6在此过程中未损坏、但 VREFA+受到的影响类似于 VDDA 12欧姆。

 也许数据表省略了关键信息、尽管基准是 在内部配置的、但 VREFP 没有完全断开 VREFA+与模拟比较器的连接？ 情况下、注入电流将 VREFA+(3V3)内部流入外部阈值基准的 C0+ PC6 (2.54v)。 当 cO0、C01、C02配置的 OD 被触发时、情况在某个点超过440uA (IVREF)！ 注意 C57 (4.7uf) 远高于1uf 标称值。

ILVREF：当外部 VREF  μA 2.0 μ A 时、VREF+输入端的直流泄漏电流