[参考译文] TMS570LC4357：具有 SDRAM 和异步存储器的 EMIF 接口

您好！

我已将您的帖子转发给我们的一位 EMIF IP 专家。 他们很快就会回来。

尊敬的 Chuck Davenport：

感谢您的回复。 我正在等待你的专家就这一问题作出答复。

TRM 摘录

21.2.2 EMIF 请求
SoC 内的不同源可以向 EMIF 发出请求。 这些请求包括对的访问
SDRAM 存储器、异步存储器和 EMIF 寄存器。 EMIF 只能在处理一个请求
一次。 因此、SoC 中存在一个高性能纵横开关、可提供优先级更高的请求
从不同的源到 EMIF。 来源是：
CPU
2、DMA
其他主外设
如果同时从两个或多个源提交请求、纵横开关将转发
首先向 EMIF 发出最高优先级请求。 请求完成后、交叉开关再次打开
评估挂起的请求并将最高优先级的挂起请求转发到 EMIF。

问题：

TRM 列出了不同的请求源、如 CPU、DMA 和其他主外设。

1) 1)优先级顺序是什么？ (CPU --> DMA -->主外设？)

2) 2)可以请求 EMIF 的其他主外设是什么？

请同时回答上述两个问题。

您好、Wang、
您能回答我有关上述图片的查询吗？

我的异步请求时间：
读取1000字节，每次访问我都可以读取2字节。
对于一个访问，我分别配置了 TA、设置、选通和保持1个周期。 40ns
请求时间= 5000 * 40ns = 2us

同步存储器配置时间
TRAAS = 50ns
TreFresh = 275us，
这两个更低的值为50ns

符合第21.2.14.1章 TMS570LC43x TRM

异步请求< TRAAS 或 TREFEResh (始终低于这两个请求)
2us < 50ns。

通过此设置、同步和异步存储器都无法同时连接。
这种理解是否正确？