[参考译文] RM48L952：RM48xx SPI 受控模式、

admin

Other Parts Discussed in Thread: RM48L952

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/680921/rm48l952-rm48xx-spi-slave-mode

器件型号：RM48L952

您好！

我们是否需要在从模式下使用 MibSPI 的 CS？
在我们的应用中、RM48L952仅用作 SPI 从器件3引脚(无 CS)。
我们想知道应该采取哪些措施来实现这一目标
在从模式下实现具有不同数据大小的 SPI 读取/写入？

我认为、在主模式下、如果我们使用不同的大小、我们可以进行读取/写入
更改组、但在这种情况下、我们无法启动通信
即使我们更改了组(组0除外)。

请告诉我、我们是否需要 CS 来实现这一点？

此致
巴杜语

7 年多前

0 admin 7 年多前

TI__Guru**** 2477885 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Paddu、

如果缓冲器中的 CSHOLD 位被设定为1、那么 MibSPI 不会等待在移位操作结束时禁用 SPICS 引脚以将接收到的数据复制到接收 RAM 中。借助于这个特性、处于多缓冲模式的从器件有可能在两个缓冲器传输间不需要 SPICS 引脚被置为无效的情况下进行多个数据传输。

如果缓冲器中的 CSHOLD 位在从 MibSPI 中被清零、即使在移位操作完成后、MibSPI 也会等待、直到 SPICS 引脚(如果起作用)被置为无效、以将接收到的数据复制到 RXRAM 中。

如果 CSHOLD 位在所有缓冲区中保持为0、那么处于多缓冲区模式的从器件要求其 SPICS 引脚在任意两次缓冲区传输之间失效；否则、从器件 SPI 将无法响应下一次数据传输。

在兼容性 SPI 模式下、从器件不需要在两次缓冲器传输之间将 SPICS 引脚置为无效。在兼容模式中、从器件的 CSHOLD 位将被忽略。