[参考译文] EK-TM4C1294XL：ADC 带隙基准

您好 BP101：

 您在哪里找到了方框图？

将上述 ADC 与 TM4C1294 ADC 进行比较可疑的 VREFA+可能无法直接通过 VREFP 为转换器供电？

如果 TM4C1294 AD 转换器实际上从 VDD 轨提供3V3、而不是 VREFP、那么固定的 MID VREFP 模拟输入信号可能需要 VREFA+供电的+1.65v 外部基准来正确收敛？ 这些 ADC 模块背后的理论在带隙方面或转换器方法上有何不同？

您好、Charles、

这是 TI 的其他 MCU 嵌入式 ADC 模块之一。 Bob 被告知、中点 VREFP 的步进近似粒度从固定中点(1.65v)输入收敛产生了较大的步进+/-100mV 峰值。 示波器小工具绘制的可视幅度类似于内部基准(3V3)、是固定中心输入样本的两倍。

内部3V3基准似乎解释了为什么 FIFO 值在固定中心输入1.65v 附近以极小的输入变化快速达到峰值。 您能否确认 FIFO 值为什么比那些来自 VREFN-VREFP 和同一内部基准3V3的采样值大得多(粗粒度)？

您好、Charles、

我正在寻求确认、如果+VREFA 的电气规格小于+2.4V、转换器是否仍然工作？ 似乎该传感器与 ADC 带隙(+1.65v)配合使用、可生成具有甚至满量程粒度的 MID VREFP。 TM4C129x ADC 似乎不会产生高于2048 @1.65V 的线性结果、而是相对于从同一传感器获得的 VREFN - VREFP 样本。 这些后一个样本相当一致、但从 MID VREFP 开始、没有数学意义。 然而、传感器论坛声称、通过上图通过 C2000 ADC 进行的类似测试、它可与 SAR 搭配使用。

此传感器的 TM4C1294线性转换结果从 ADC 满量程模式和切换到 MID VREFP 满量程模式发生了巨大变化。 传感器线性在不同模式之间不会改变、或者对某些 ADC 模块进行了补偿。

转换器保护频带可能有一些如何补偿固定中心@1.65V 的模拟信号、这似乎是合理的解释、它不是吗？

我也可以读出、但您能使用 LaunchPad 确认它是否正确、甚至可以研究此 ADC 的转换器设计吗？ FE 必须质疑、如果内部转换器电源连接到 VDD 3V3或 LDO 1.2V、则2.4V 最小电压来自哪里？ 转换器肯定不会通过 VREFP 开关连接到 VREFA+。 这两个 ADC 可能与同一个制造商不同、但此处未添加任何内容。 向美国市场授权器件的公司、过去是结束这一陷阱的时候！  

我不想在获得简单问题的答案的过程中使用此 LaunchPad、FE 应该可以访问该答案。 至少测试 VREFA+ 1.65v 有助于确定数字刻度0-4096保持一致。  

根据本文链接、模拟输入信号"中点(固定) VREFP "(+1.65v)既不是单极信号、也不是双极信号。 根据(链路)中的 ADC 模拟通道输入定义、此固定信号不存在！  

然而、"Fixed MID VREFP"模拟输入会在地电平之上创建虚构的数学过零事件、即 VREFP-2048或(+1.65v)。 并且不是单极模拟输入信号、因为它尝试将实际过零事件从固定基线(1.65v)中分频。 然而、被转换为较低模拟转换器电平的实际 DSP 事件永远不会发生过零、而是来自单端电源。

WiKaptedia 没有对地面上存在的此类居中模拟信号进行说明。 然而、TI 已经开发了多个组件、这些组件复制了远高于地面的人工模拟过零事件、并且没有任何软件如何对此类样本进行解码的示例。 示例：器件从直流电源提供20安培电流、例如 它实际上是否仅因为放大器以这种固定的 VREFP 方式转换接地电平伪影而提供与相对于 ADC 满量程(0-4096)的负电流相同的正电流？

我们是否只是简单地关闭 DMM 数字读数会产生一个正号、其中最小的十进制更改是+/-符号永远不会在 LCD 显示屏上切换。 似乎 TI 数据表文本引导社区相信、通过放置在直流逆变器低侧的传感器可以进行双向监控。 该论坛反复限制真低侧传感器的放置方式不能通过 TM4C1294 ADC 模块正常工作固定中点 VREFP (1.65v)。 论坛 Gurus 绝不会研究传感器为何出现故障或如何出现故障的 TM4C SAR ADC。 然而、早期的 TI 双向放大器设计证明了新传感器数据表和论坛的某些说法、即使呈现出对比的视图、gurus 也能保持前所未有的姿态。  

https://www2.advantech.com/ia/newsletter/ADAMLINK/Oct2005/IO1.htm  

Charles 很好地了解了带隙对 ADC 的作用。

带隙参考理论有一个早期的模拟器件开始。

https://wiki.analogue.com/university/courses/electronics/text/chapter-14#bandgap_references 

您好、Charles、  

谁会是更明智的 Brokaw 细胞带隙参考理论、可追溯到1974年。 问题提醒我，StarTrek 船长皮卡面对外国人的生存知识，不能让船只停留在空间时间循环(记忆)中，不停地传回，以获得答案"为什么，如何，在哪里"，否则这些外国人将被消灭。   

一个逻辑解释；内部 VREFP 衍生的 VREFA+通过模拟信号2个以中间 VREFP (1.65v)为中心的其他 AINx 输入部分饱和1.65v、总共3个输入。

可能是转换≈器无法生成相对于计数2048高于或低于(VREFP)带隙基准(1.65v)的样本的原因。 即使外部信号幅度变化>1.75V+-转换器部分也看不到任何模拟差值，并且产生0µV μ s 步长近似值。 数据表中很少讨论 ADC 内部 VREFP 或它如何很好地降低噪声、但在这方面做得很好！

原始传感器 WA 为(VREFN-VREFP)、3个 AINx 输入没有饱和、采样间隔似乎为240us。 理想情况下、采样率小于240us 的传感器、但结果往往随着噪声的增加而不准确。 对 AINx 3传感器之间每个周期切换的序列发生器阶跃进行重新编程是否有助于减少以 VREFP 为中心(1.65v)的内部通道饱和？   

没有答案？

因此、3个 AINx 信号输入通过序列发生器阶跃0、1、2、3结束 IE 进行主动采样。

问题在于死区信号时间的几毫秒、3个 SSN 阶跃中的任何1个都保持在1.65v 固定值、从而使采样保持窗口的所有阶跃饱和。 其他序列发生器 AINx 模拟信号保持低于2048个计数。 它们存在于不同的 SSN 采样窗口中、不受其他 SSN 窗口保持饱和的影响。  

当模拟信号2048个区域防止区域过饱和和温度漂移时、带隙似乎占了时间。

数据表表示 AINx 通道之间存在隔离、但在 nsh/TshN 编码期间不会隔离 SSN 阶跃。 当模拟信号反映其偏置电压1.65v 时、共享同一采样窗口的多个阶跃似乎容易保持带隙区域的饱和。

似乎将以1.65v 为中心的模拟信号分离是相对于 ADC 采样保持带隙组合的一个坏主意。   

您好 BP101：

 我不知道如何回答您的问题。 我将了解 Bob 是否能帮助回答您的问题。  

 您是否尝试增加 S/H 窗口？ 您看到了哪些差异？

 您能否以表格形式列出三个 AINx 输入(全部固定为1.65v)在不同 SSN 和不同 S/H 窗口大小下的转换结果？ 我认为这将澄清您看到的问题。  

[报价用户="Charles Tsaaa"] 您能将三个 AINx 输入(全部固定为1.65v)的转换结果以不同的 SSN 和不同的 S/H 窗口大小列出吗？ [/报价]

3个样本必须存在于同一个 SSN 中。 在一个点上、SW 重新配置了单步 SSN 每个 AINx、这个方法通过25µs IE 奇怪地省略了样本。 S/H 不起作用，采样窗口非常宽，已经大于240µs μ s 而不是25µs μ s。 这就是为什么要质疑外部基准3V3和中 VREF 是否也影响 Launch Pad 故障比较器内部电阻梯阈值的原因。  

简单答案放大器必须配置为产生不会对转换产生不利影响的模拟信号。 离地越近的信号会产生更精确的转换结果。 似乎未知的 ADC 间隙带可以通过2048个计数区域中的 SPLIT 信号进行影响。 模拟信号 AINx 电流可能会向两个方向摆动、从而导致区域饱和。 这就是考虑外部 REFA+的原因和影响可能与内部 VREFP 基准不同的原因和影响。  

[引用 user="Bob Crosby"]不，您发布的图表来自不同的设备。

您如何知道、自1976年以来生产的大多数 ADC 都包含带隙计数器测量、以降低因器件温度变化而导致的精度损耗、这一点是正确的？

这3个模拟信号在下半部分过冲期间产生 AINx 电流反转、与上1/2相差90°。 一些校准后的满量程比 VREFP 中点高大约75mV (2048个计数)、即使三个 AINx 输入很容易超过原始幅度>1.725mV、也拒绝更高或更低的计数。 软件算法堆叠任一传感器模式中相对于数字斜率的比率斜率变化。   

AINx 模拟输入电流在过中点 VREFP 时几乎以相反的方向波动。  当 AINx 模拟信号源自(VREFN-VREFP)并且未被拆分 MID VREFP (1.65v)时、结果会更好。 然而、传感器数据表图并不表示相对于任一配置的输出线性变化。 这似乎意味着3个传感器信号在某种程度上会产生破坏性伪影、从而影响相对于 VREFP 内部电流源的 ADC 1/2刻度(2048)校准.....   

内部 ADC 1/2刻度(2048)如何容易受到 INAx 模拟电流反转的影响？  

2.外部 VREFA+精密3V3参考计数器是否会测量上述1/2刻度饱和？

[报价用户="GL"]您如何知道该值为 true

我在德州仪器工作、可以访问内部设计。 它是一款比例式逐次逼近型模数转换器。  

您不断认为 TM4C1294上的 ADC 存在问题。 没有人会遇到您遇到的问题。 我怀疑这是系统问题。 我在上一个主题中询问您是否会提供输入信号的原理图。 您已选择不执行该操作。 老实说，我不知道如何帮助你。

[引用 user="Bob Crosby">我在德州仪器工作、可以访问内部设计。 它是一款比例式逐次逼近型模数转换器。  [/报价]

同意但这句话没有说模拟器件文章说大多数模拟器件中存在带隙、如 第一篇文章中所示的 C2000 ADC。

[引用 user="Bob Crosby">您始终认为 TM4C1294上的 ADC 存在问题。 [/报价]

我最近确认 ADC 具有相对于 PWM 时钟分频的奇数时钟偏斜、从而产生60MHz PWMCLK。 120MHz ADC (32MHz 采样2MSPS)偏移几百个 SYSCLKS 6400 ADCCLOCKS。 ADC 触发源可能会在通过 PWM 发生器进行采集时引起一些问题、因此会产生不正确的数字值、因为采集窗口不是它应该存在的位置、例如通过第一个发生器进行的 PWM_TR_CNT_LOAD。  

放置在最后一个生成器3上的所需 PWM_TR_CNT_BD 的新工作、而 PWM_TR_CNT_LOAD 第一个生成器。 然而、即使根据外部测试设备、产生大于38%的低端误差、而应该只存在2%的误差。 比较器_BD 是最后发生的计数事件、能够以2倍 PWM 周期奈奎斯特速率触发 ADC。 240µs、我们必须触发 GPTM 一次性触发 ADC 序列发生器的消隐间隔命令、以消除过多的低端误差%并改善高端采集。

同步比率度量数字斜率的获取是通过 PWM_TR_CNT_BD 而不 是 PWM_TR_CNT_LOAD 实现的、这表明存在 ADC 时钟问题。  

[引用 USER="GL]'起步比率数字斜率是通过 PWM_TR_CNT_BD 实现的、而不 是 PWM_TR_CNT_LOAD 告知我们存在 ADC 时钟问题。  [/报价]

无论如何、替换分立式放大器(如下所示)的 TI 传感器(附 pdf)会产生不同的模拟信号、这似乎是问题的一部分。 分立式放大器将输入反相、因此通过 SAR 兼容的 TI 传感器缺少1/2模拟样本。 显然、TI 传感器不完全兼容、因为 ADC 采集窗口被严格移入 第三个发生器的 PWM_TR_CNT_BD、而 PWM_TR_CNT_LOAD 第一个发生器。 即使部分计入(_BD)的相移也不会在正确的时间通过 PWM 触发来默认模拟包络。 GPTM OneShot 240µs 触发 ADC 转换似乎会降低误差%、但没有接近为传感器 SAR 采集列出的精度值的地方。 因此、预期的传感器精度并不接近于 SAR 对所生成信号的要求。

/cfs-file/__key/communityserver-discussions-components-files/908/Total_5F00_Error_5F00_vs_5F00_Sensed_5F00_Current_2D00_-0.5A_2D00_50A-2mOhm.csv

原理图： /cfs-file/__key/communityserver-discussions-components-files/908/INA240x3-Experimental-Schematic.pdf

[引用 user="Bob Crosby"]接下来，您声称 ADC 在中点基准(1.65V)范围附近未正确转换。[/quot]

试验的另一部分产生了不准确的结果。

[引用 user="Bob Crosby">现在该声明是否已被删除并替换为 ADC 未在正确时间进行采样的声明？ [/报价]

这是一种感知、因为与通过 SAR 计算和预测的传感器精度相比、误差计数过高。 TI 精密分析计算器预测传感器精度时、如果不将所声称的 SAR 转换作为预测的精度的任何部分、这将是非常误导的。 仅基于该精确公式中未考虑预期转换接口(SAR)的科学控制预测传感器精度的要点是什么？ 然而、这似乎是促使精密传感器声称 SAR 兼容于泥土的原因。  

[引用 user="Bob Crosby"]如何触发 ADC？

如后面所述、为了通过两种特定的传感器模式实现尽可能高的精度、每个实验测试了2个采集触发窗口。 这两种模式都不会产生通过 SAR 转换结果预测的精密传感器分析。 稍后、为了读取/了解传感器、会相对于同步采集触发窗口随机地对输出进行相移。 似乎考虑了 GPTM 触发源、与240µs 25µs 触发源相比、它通过 μ s 采样窗口产生的粒度结果更精细。

此外、昨天的高带宽分立式放大器也会导致输入过冲+/-轨、从而降低相移输出的可能性。 TL081图8图示90°输出相移在特定带宽频率范围内发生的原因！ 传感器带宽(350kHz)与分立式放大器(3MHz)的比较、如上述原理图所示。 经测试的声称具有 SAR 兼容性的传感器不能通过 TM4C1294 12位 ADC 轻松采集相位移动输入目标的能力来适应应用。 也许是最合理的解释、为什么 SAR 转换粒度会像通过这些传感器那样受到影响。

[引用 user="Bob Crosby"]您是否在单独的 ADC 序列上具有每个电机相位？

这不是很谨慎、也不可能、并且仅针对3个模拟输入触发一个序列发生器。  

[引用 user="Bob Crosby"]。 最初的问题是 TM4C1294器件是否在 ADC 中使用带隙。 答案是否定的 Analog Devices 所作的声明不适用于德州仪器的器件。[/QUERP]

同样、C2000 SAR 12位 ADC 也包含带隙(1.65v)内部基准、如第一篇文章中所示。 这似乎是 TM4C1294内部 VREFP 3V3基准的必要组成部分、或者结果会随着 MCU 周围环境温度的变化而发生很大的杂散。 您未解释 如何通过 TM4C1294内部 VREFP 基准实现 ADC 稳定性。 对于没有带隙基准的情况下如何发生稳定、单个字 No 几乎不是答案。 模拟器件不是唯一使用此类带隙参考理论的公司！  

[引用 user="Bob Crosby"]我认为您偏离了原始问题。

此主题发布了一个相关问题、但原始问题仍未得到完全回答。 "为什么传感器在配置 TM4C1294 ADC 的任何模式下都存在过多的 SAR 采集问题"当工程问题通常与器件相关且发布了大量与特定器件相关的遇到问题后、TI 似乎希望客户进行全面调查。  

对于同步 ADC 触发事件、传感器模拟信号似乎异步相移。 传感器部门的工程师怎么都没有提到或甚至没有注意到相移？ 再次通过两个不同的数字示波器捕获模拟信号、并观察到相对于作为示波器触发源的同步 ADC 时基的随机快速相移。 请注意信号(CH2)如何向左移位、最后几个峰值电流 PWM 周期(CH1)会使任何模拟信号无效。 这通常从 COMP_BD 中心沿两个方向发生、并解释了从多个传感器产生的巨大 ADC 采样误差。  

TI 如何正确测试器件以确认批次中的传感器行为一致性持续存在？ 也许实验室没有检查对输出阶段关系的输入、也没有提供任何图表来说明甚至存在的反措施的程度。 在这种情况下、SAR ADC 期望传感器与 PWM 触发的 ADC 时基保持同步、但它始终无法实现这一目标。 偶尔会注意到这一变化、只是没有将其整合在一起、期望论坛专家了解得最好。  

[报价 USER="GL"]传感器部门的工程师从未提到或甚至没有注意到相移？

8.3.1.2输入信号带宽
ΔV Δt 所测电流的传感器输入信号、可在 μ V/μ s 大共模瞬变的干扰最小的情况下进行精确测量、如上所述。 对于通常与电机、螺线管和其他开关应用相关的 PWM 信号、被监控的电流以比更快的 PWM 频率慢得多的速率变化。

注意：TL081数据表显示了大频 CM 输入信号发生90°输出相移的图形(图8)。 ADC 采样窗口不能完全对移相信号进行帧或跟踪、无论 RS 阻抗或甚至 是1/2 Vs 模拟信号的采集时间如何。

本论坛中的一些人可能不同意8.3.1.2、因为上述信号捕获似乎与语句相反、因为大相移似乎是更大的问题。

如数据表的第1064页所述、基准是通过 VDDA 或 VREFA+创建的、两者都是外部引脚。 基准的精度是所选基准引脚上电压的精度。 不存在用作基准的带隙。 如果您不相信我(而且您显然不相信)、请尝试使用 VDDA 在3.0V 时以接近中点的固定电压进行转换、然后再次在3.3V 时进行转换。 您将看到、返回的数字结果将会降低、因为固定中点电压比3.0V 的3.3V 的百分比要小。 (因此是比例式 AtoD 转换器一词。)

幸运的是、您最新的示波器图片显示您的问题不是 TM4C AtoD 的问题。 老实说、我不知道您是如何创建一个电流的、该电流在 PWM 变为高电平之前打开、在它变为低电平之前关闭。 我的最佳猜测是、您将比较电机一相的电流和不同相的 PWM。 您可以引用运算放大器数据表的图8、其中显示了差分电压放大和相移与频率之间的关系。 这表示运算放大器的稳定性、而不表示您的信号将经历相移。 运算放大器将在差分增益相移小于180度的频率下保持稳定、或者对于该运算放大器、它将在高达1MHz 以上的频率下保持稳定。 要了解运算放大器导致的滞后、请查看转换率图14。 预期的时间滞后不到1美元。 如果您想了解有关运算放大器的更多信息、我很乐意将您的主题传递给该组、或者您可以在该论坛中启动新主题。

由于 LM741在 POST 中未提及图8相移、我在天前将 POST 链接更改为 TL081。 我上次的答覆在点击“回覆”按钮后，便变成空空

还测试了向 ADC1触发源 PWM 第3代 COMP_BD 添加相位延迟、但随机200µs 相移等于6400个 ADC 时钟*(31.25ns)。 测试了几个延迟时间、但仅在超精密传感器单向配置方面略有改进。 双向采样中点 VREFP (1.65v)的精度很容易降低10倍、因为计数在达到非常低的稳定状态幅度后会快速平坦。

ADC0从 PWM 第1代触发将 ADC1的同步 ADC 时钟阈值设置为延迟。  

/* ADC1具有来自 ADC0的45°相位延迟*/
ADCPhaseDelaySet (ADC1_base、ADC_PHASE_45)； 

[引用 user="Bob Crosby">我不知道您是如何创建一个电流的、该电流在 PWM 变为高电平之前打开、在它变为低电平之前关闭。 [/报价]

CH2从 CH1触发源随机向左移相、甚至有时截断50µs μ s 周期。 CH2将上升一些相对于 CH1高电平信号的值、并且通常直接在 CH1下对齐。 CH1表示95% PWM 占空比低侧栅极驱动。 捕获是通过示波器 ALT 触发函数实现的、根据我的理解、该函数允许对每个通道进行独立触发。 因此、CH2触发器不直接连接到 CH1时基、单触发模式强制从相同时基触发也是如此。  

目的是观察通道之间的外部时间差异、其中单触发模式仅通过相同的时基对上升沿或下降沿做出反应。 双时基示波器是我所读取内容的同步通道样本。 因此、独立的采样通道可以指示更准确的外部信号时间信息。 在这种情况下、整个信号似乎是随机相移。 另一个较旧的数字示波器用于检查相同的条件、CH2在 CH1模式后触发。 下面的捕捉表示 CH1中前几个周期的 CH2截断。 在这个较旧的双时基数字示波器上也会发生上述相移条件捕获。

TM4C1294和超高精度传感器之间的问题在于、这两个论坛都没有或愿意考虑。  

当两个器件被置于同一电路中时、它们都以奇数方式受到影响。 超精密传感器40mV/A 输出 CH2应在输出关闭之前指示0A - 10A 峰值。

然而、源电流仅为1.6A、ADC 采样值必须通过将4096除以某个任意数字进行校准、以降低最后一个峰值。 首先、当连接到 TM4C1294模拟输入时、所有最后的上升周期都过大。 即使 Rs = 4K7且 NSH 保持、且 TSN 编码= 0x2甚至是0x4、阻抗匹配也接近、不完全相同。 推送 TSN 值0x6 Rs=-9K6样本没有4096标度解析、平坦线。 如果您曾观看过911或其他医疗电视节目、您知道平坦的内衬信号会使受试者死亡。