• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 266 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS570LC4357：DMA 对 CPU 的影响

admin
Guru**** 2478765 points
Other Parts Discussed in Thread: TMS570LC4357

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/919525/tms570lc4357-impact-of-the-dma-on-the-cpu

器件型号：TMS570LC4357

您好！

我对 TMS570LC4357和 DMA 有几个问题：

DMA 传输对内核有何影响？ 在某些情况下、DMA 能否阻止内核执行？

2.存储器访问的优先级是多少，内核的优先级高于 DMA？

3.是否可以计算出 DMA 传输时间的最坏情况？ 如果是、如何计算它？

谢谢！

Tomasz

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    CPU SRAM 互连被设计成只有当 CPU 和 DMA 在同一周期内访问同一个64位地址时、一个仲裁条件才存在。 在极少数情况下、CPU 和 DMA (或其他总线主控)在同一周期内访问相同的64位 SRAM 位置、读取访问将被一个 CPU 时钟周期延迟、以允许写入访问首先完成。

    DMA 控制器确实提供了几个可由 CPU 使用的中断条件：帧传输完成、最后一个帧传输开始、半块传输完成、块传输完成。

    您可以使用 PMU 来计算 DMA 传输所用的时间

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果在同一个64位地址上有两次写入(来自 DMA 和 CPU)、会发生什么情况？ 如果有两次读取会怎么样？

  • 0
    TI__Guru**** 2478765 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    CPU 互连使用旋转优先级机制。 轮换优先级基于循环方案。