This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:Code Composer Studio
您好、TI、
我在安全库中有关于 ADC 自检功能及其当前设计实现的问题。
在源代码中多次调用 sl_近似 计算的目的是什么?
通常、您在校准模式下测量边界(回流和 RefHigh)、该模式应处于0和0xFFF。 在这里、我面临多次、我的回流电压为2、十进制的 RefHigh 电压为4090。
当更改为 ADC 自检模式时、ADC 通道输入连接到 VrefHigh 或 VrefLow 并联电阻器结构。
因此,带有上拉的自检产生的结果(Vu)高于正常转换(VN)。 下拉(Vd)自检的计数相同、可产生低于正常转换(Vn)的结果。
从理论上讲、您只需通过以下语句(VrefLow < Vd < Vn < VVu < VrefHigh)检查引脚是否正常的有效范围。
因此、我不明白为什么在库中执行此近似计算次数。 然后、我注意到、由于我的外部电路连接到 ADC 引脚、在此测试期间对正常电压(VN)进行采样始终以 十进制表示"0"、但 VrefLow 会以十进制表示2。 有时甚至 Vd (= 2)也小于 VrefLow (= 4)。
在这里、我遇到了无法恢复的情况、因为这是 ADC 引脚测试的失败
我已经将 ADC 寄存器中的采样和放电时间增加到了论坛中建议的最大值、以解决库中示例文件提供的问题、但不知怎么说、仍然有少数 ADC 通道无法通过此测试。
您好!
对于 reference=refHI 和 reference=refLO、对 VD、VU 和 vn 执行近似计算。
在自检模式下、每次转换的采集时间延长至正常配置采集时间的两倍。 增加采样时间不会影响采样值。