请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:TM4C1290NCPDT 目前、我们将13MHz 时钟用作外部输入时钟、并将 PLL 内核时钟配置为104MHz。 但我们看到 射频路径中的13MHz 时钟谐波为杂散、我们正在研究解决 方案以降低杂散水平。 如果 可以对该控制器应用26MHz、则我们不会担心该杂散、因为它超出了射频带内频率。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
目前、我们将13MHz 时钟用作外部输入时钟、并将 PLL 内核时钟配置为104MHz。 但我们看到 射频路径中的13MHz 时钟谐波为杂散、我们正在研究解决 方案以降低杂散水平。 如果 可以对该控制器应用26MHz、则我们不会担心该杂散、因为它超出了射频带内频率。