This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1185418/am2434-support-smp-freerrtos-on-am2434
大家好、
我们是否有计划在 AM2434上实现 SMP FreerRTOS？ 谢谢！
您好、Bruce、
我们的专家目前是 OOO、请等待一些延迟、直到第二所有者回复。
谢谢
尊敬的 Bruce (上海) Liu：
让我回到您的问题上。 我们正在研究更多细节、如可行性和支持。 让我们回到您的身边。
此致、 Aakash
我对 AM243x 上的 SMP 支持也很感兴趣。 您是否对此有计划？
大家好、 Christophe vieville、
我们的研究和内部讨论仍在进行中。 请耐心等待。
Bruce (上海) Liu 和 Christophe vieville、
对拖延表示歉意。
双 Cortex R5子系统无法支持 SMP、因为内核没有统一的存储器视图。 因此、由于缺少硬件高速缓存一致性支持、我们不希望 SMP 实现在不同的用例中产生合理的性能、也不会在 SDK 中支持这种情况。
您 可以根据用例选择评估自己的和探索基于核心关联性的优化等选项。
希望这对您有所帮助。
尊敬的 Aakash Kedia：
我们的定制板在 双 Mac 模式下使用 Icsg0和 icssg1上的四个网络端口。 我正在 评估我们的软件设计：在 一 个 Cortex R5内核上进行四端口网络处理或 添加另一个 Cortex R5内核，在两个 Cortex R5内核上使用 SMP 模式，这就是我王 提出这个问题的原因。 我在我们的定制板上进行测试，当将4种方式的网络端口移植到一个内核上(例如 R5_0_0)，并在选定的两个端口上运行 UDP 应力测试时，SDK 示例上使用的输出 print_cpu_load 为'CPU load = 100。 0 %'。
您能否提供一些建议或提示 来解决我们用例上的此问题？ 谢谢你。
翻译 μ A
搜索 μ A
复制 μ A
您好、Wang、
如果您有此示例在 TI-EVM 上正常工作、则可以与 Bruce 分享、我们也可以进行分析。
我们认为、SMP 不会帮助您优化 CPU 负载、而只是实现的吞吐量。 即使您打算对此进行探索、也可以通过禁用缓存来尝试相同的方法。
如果您可以与我们共享更多信息、我们可以找到更好的选项、而不是 SMP。
我很高兴听到这个消息。 我将通过电子邮件发送我的代码。 谢谢你。
我们将对此进行研究。 我们将在下周结束前就此再次与您进行讨论。
我的问题是否已解决，因为我已 向您发送电子邮件。
内部团队讨论后，请在下面找到我们的分析：
SDK 尚不支持使用 Enet 驱动程序在 ICSSG 上提供4端口支持。
2.不支持 SMP 支持。 由于架构限制，AM243x R5子系统无法支持 SMP。 因此，软件无法支持它。
MCU SDK 8.6将为 ICSSG 提供双 Mac 功能、但使用一个 R5F 启用四个端口并不是我们在 SDK 中讨论的内容。
