我要求 PD1需要比 PD0高频(80MHz)运行、并希望让 UART3 (PD1实例)与 DMA 配合使用以进行接收和发送。 根据我的测试、我 认为 只要我使 PD1和 PD0时钟保持不变(MCLK 和 ULPCLK)、一切都正常、我可以看到数据从引脚上输出。 但如果我把它们设为不同的频率、DMA 会停止交换、引脚上不会触发数据、也不会触发 DMA 中断。 但是、如果我直接从处理器写入 TX FIFO、那么 UART 就能够将它们发送到引脚。 我试图通读文档、但未成功找到导致此行为的原因。
从器件的方框图中可以看出、必须能够执行此操作、因为 CPU、RAM、DMA 和 UART-3位于 PD1中、并且它们 以相同的时钟频率运行。
我们将非常感谢您提供任何帮助。
Russel