[参考译文] MSPM0G3107：STANDBY1模式下的测量功耗大于20uA、与1.5uA 的理论值不同。

您好！

它与 MCU 版本无关。 您可能需要将所有 GPIO 引脚设置为输出功能和输出低电平。 然后测试电流消耗。  

此致、

现金豪

嗨、Cash

上述测试数据基于未使用引脚到下拉输入的配置。 当未使用引脚配置为输出低电平时、测试结果未更改。

此致、

您好！

您必须将所有引脚配置为输出低电平以进行电流测量。 否则、我们不知道电流是由 MCU 还是由电路板的其余部分消耗。

此致、

现金豪

您好！

感谢您的答复。
由于我们电路板上其他 IC 的低功耗模式由 MCU 的某些引脚控制、因此我们无法将所有引脚都配置为低电平。 我们目前不会对其进行优化。 如果我们将来可以单独测试 MCU 的功耗、我们将对测试数据进行补充。

此致、

杰森

大家好、Jason、

明白。 只是再次确认一下、它与 MCU 版本无关、我们已经对预发布版本进行了测试、数据表中的数据来自其测试结果。

此致、

现金豪

嗨、现金，

今天准备了一个仅具有 MCU 系统的电路板、并在使用 SYSOSC 作为 MCLK 时钟源时测试了 STANDBY1模式下1.1uA 的睡眠电流。 该电流符合预期。
这个回复中提到的测试基于所有 IO 端口被配置为输出低电平、其中包括 SWD 接口的引脚。
现在发现了一个新问题。 在使用 SYSPLL 作为 MCLK 的时钟源后、STANDBY1模式下的睡眠电流为48uA、预计低于2uA。
时钟配置代码如下：

静态 const DL_SYSCTL_SYSPLLConfig gSYSPLLConfigSYSOSC =｛
.inputFreq = DL_SYSCTL_SYSPLL_INPUT_FREQ_16_32_MHz、
.rDivClk2x = 1、
.rDivClk1 = 0、
.rDivClk0 = 0、
.enableCLK2x = DL_SYSCTL_SYSPLL_CLK2X_ENABLE、
.enableCLK1 = DL_SYSCTL_SYSPLL_CLK0_DISABLE、
.enableCLK0 = DL_SYSCTL_SYSPLL_CLK0_DISABLE、
.sysPLLMCLK = DL_SYSCTL_SYSPLL_MCLK_CLK2X、
.sysPLLRef = DL_SYSCTL_SYSPLL_REF_SYSOSC、
.qDiv = 4、
.pDiv = DL_SYSCTL_SYSPLL_PDIV_2、

}；

DL_SYSCTL_setSYSOSCFreq (DL_SYSCTL_SYSOSC_FREQ_BASE)；

DL_SYSCTL_configSYSPLL ((DL_SYSCTL_SYSPLLConfig *)&gSYSPLLConfigSYSOSC)；

DL_SYSCTL_setMCLKSource (SYSOSC、HSCLK、DL_SYSCTL_HSCLK_SOURCE_SYSPLL)；

DL_SYSCTL_setMCLKDivider (DL_SYSCTL_MCLK_DIVIDER_DISABLE)；
DL_SYSCTL_setULPCLKDivider (DL_SYSCTL_ULPCLK_DIV_2)；
DL_SYSCTL_setPowerPolicySTANDBY1 ()；
DL_SYSCTL_setBORThreshold (DL_SYSCTL_BOR_THR_THR_LEVEL_0)；
DL_SYSCTL_setFlashWaitState (DL_SYSCTL_FLASH_WAIT_STATE_2)；

此致、

杰森

您好！

STANDBY1模式的测试条件应是 SYSOSC 关闭。 MCLK 应以 LFCLK 为时钟源。  

此致、

现金豪

您好，

根据数据表、SYSOSC 和 SYSPLL 振荡器在 STANDBY1睡眠期间自动停止、无需手动切换到 LFCLK。 此外、还使用 SYSOSC 作为 MCLK 时钟源、测试了前一个应答中的1.1uA 电流。

此致、

杰森

您好！

我测试了您的代码、发现额外的电流消耗来自 SYSPLL。  我 目前不知道根本原因、需要一些时间来深入研究。

此致、

现金豪