请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM2634 嘿 Sitara MCU 团队、
我有一位客户针对新设计使用 AM263进行原型设计、我们发现数据表和 TRM 之间存在细微差异、我们希望您能够评论和清除这些差异。
在 AM263 TRM 的第6.1.7.5节中、说明"CPSW_CONTROL"。 RGMII*_ID_MODE、当设置为1时、为以下各项的发送路径启用内部延迟模式：
相应的 RGMII 端口。 这提供了四分之一周期 b/w 时钟和数据的相移"。 这种说法使我们认为、当 ID_MODE 为"0"时、内部延迟模式可相反禁用。
在 AM263数据表的图7-14中、注 A 指出："TXC 在驱动到 RGMII[x]_TXC 引脚之前在内部延迟。 此内部延迟始终启用"。
当数据表提及此 RGMII TXC 内部延迟始终启用时、这是否与 TRM 中提及的 ID_MODE 功能直接矛盾？ 默认的 RGMII 传输延迟设置是什么、它实际上是否可以启用/禁用？
感谢您的帮助！
此致、
马特·卡尔沃
