• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 134 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM2434：有关 AM2434 PCIe 的问题

admin
Guru**** 2393725 points
Other Parts Discussed in Thread: AM2434

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1279838/am2434-question-about-am2434-pcie

器件型号：AM2434

大家好、

这是 FAE Jayden、我的客户 o-net 正在对他们的项目中的 AM2434进行评估。 这是他们提出的一个问题。 您可以帮助支持吗？

当 PCIe 在第2代模式下正常通信时、其更改为第1代的工作模式(工作环境和代码相同、因此只有工作模式发生了变化)、并发现其无法正常通信。 调试屏幕截图如下：

e2e.ti.com/.../New-Microsoft-PowerPoint-Presentation.pptx

BRS

杰登

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jayden、

    我不清楚这个问题。 客户是否将 PCIe 传统 IRQ EP/RC 模式的示例 syscfg 更改为第1代模式、该示例是否对第1代模式不起作用？

    谢谢！

    安妮塔

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Anita 您好、

    您能否尝试或验证 PCIe 传统 IRQ EP/RC 示例 是否适用于第1代模式？ 谢谢。

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、绍兴：

    我将跟进此问题、并会在几天后回复您。

    谢谢！

    安妮塔

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     Anita 您好、

    感谢您的支持。 AM2434在 O-NET 中享有良好声誉、此问题是其项目开发的关键障碍。 那么、您能帮助加快 验证进度吗？ 谢谢。

    BRS

    杰登

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Jayden、您好：绍兴市、

    我将在内部跟进此问题、并会在收到任何反馈后立即与您联系。

    谢谢！

    安妮塔

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    当前 MCU+ SDK 中的驱动程序实际上无法限制 PCIe 链路功能、仅使用此设置来验证是否已建立带有所需参数的链接。

    我想您的客户实际上想要的是人为地限制连接、以便只能建立 Gen1链路？

    可以让他们修改 EP 示例代码、以便在调用 Drivers_open 之前包含以下行： 

        extern Pcie_DevParams Pcie_devParamsDev1;
    Pcie_devParamsDev1.linkSpeed = 1;

    完成这项更改后、EP 应修改其功能位、以指示仅支持2.5GT/s ("Gen1")。

    为了确保更改会产生所需的影响、他们可以监控寄存器0x0d0000cc (PCIE0_RC_I_RC_PCIe_base_I_LINK_CAP)和0x0d0000ec (PCIE0_RC_I_RC_PCIe_base_I_LINK_CAP_2)的内容。 如果 PCIe 内核配置为同时支持第1代和第2代、则这些寄存器读取0x41a812 (LINK_CAP)和0x30606 (LINK_CAP2)。 如果内核配置为仅支持第1代速度、则这些寄存器会读取0x41a811 (LINK_CAP)和0x10202 (LINK_CAP2)。 不能直接从 EP 配置这些寄存器、但 CTRLMMR_PCIE0_CTRL 中的 GENERAL_SEL 字段会确定这些位、并且 PCIe 驱动程序会根据 PCIe_devParamsDev1.linkSpeed 设置该字段。

    此致、

    多米尼克