BU 先生/女士、
客户发现、如果 L3 (UART Rx)引脚在电源断电(即 VDDS3V3为0)时具有3.3V 输入、则 VDDS3V3和 VDD 都将受到影响并反映高电压。
客户有以下问题、请帮助澄清：
1.为什么会发生这种现象? 断电时、IO 引脚 应 处于高阻抗状态、但为什么输入电压会影响电源引脚？
2.在上述情况下,其他 IO 引脚会输出高电压吗? CPU 内核和外设的状态是什么？
此致、
将会
您好、Will：
1. 为什么会发生这种现象？
首先也是最重要的一点、这种情况违反了器件的绝对最大额定值规格。 下面、我重点介绍了有关此特殊情况的规范的相关部分：
该表表明 I/O 上允许的最大电压为 VDDS33 + 0.3V、此处的问题陈述清楚地指出 VDDS33为0。 因此、当时允许的最大电压为0.3V、而 UART 线路为3.3V 违反了该规范。
现在、在这里进行更深入的探讨以解释发生了什么情况。 器件的 I/O 中设计了反向二极管、用于防止 ESD。 如果在 I/O 上施加电压而 VDDS33电源未通电、并且电压超过二极管压降、则会导致二极管短接至 VDD、这时 VDD 发生向 VDDS33/VDDS33提供电压的初始"连接"。
更深入地进行解读、这些二极管经过专门设计、通过钳位防止瞬时放电损坏器件、来处理与 ESD 相关的快速瞬变。 它们根本不用于处理超出规格的稳态电压、应用此类电压会至少损坏 ESD 二极管结构。 由于器件承受的电压超出其最大规格、因此可能会进一步发生器件损坏。
[报价 userid="493764" url="~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1267909/am2634-q1-one-io-l3-uart-rx-has-3-3v-input-when-vdds3v3-is-zero-and-cause-the-vdd-and-vdds3v3-to-a-high-voltage ]]电源断电时、IO 引脚 应 处于高阻抗状态、但为什么输入电压会影响电源引脚？ [/报价]简单地说、这不正确、当器件在 VDDS33 = 0V 的情况下断电时、IO 不处于高阻抗状态。
[报价 userid="493764" url="~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1267909/am2634-q1-one-io-l3-uart-rx-has-3-3v-input-when-vdds3v3-is-zero-and-cause-the-vdd-and-vdds3v3-to-a-high-voltage ] CPU 内核和外设的状态是什么？ [/报价]未知、表示器件已损坏、因此无法判断损坏程度及其可能对器件的其他部件产生的影响。
此致、
拉尔夫·雅各比
