This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1253005/am2732-q1-cc6x-ram2-memory-parity-and-c66x-ram3-memory-ecc
在安全护罩中 ，
对于 IP C66X 来说,它 同时有 CC6X.RAM2内存奇偶校验和 C66X.RAM3内存 ECC 的安全机制,这两个机制都是需要的。我的问题是,在同一个 RAM 中,为什么它同时有两个相似的安全机制?
我们是否可以选择其中任何一个来实现 ASIL B？
器件型号：AM2732-Q1
在安全手册 ：
6.3.3 A 带有先前结果的重复测试和健全性检查功能测试 为了检测 GPADC 计算中用于校准的永久性和瞬态错误、可以由 CPU 针对与 CPU 比较的相同输入数据和输出触发重复的 GPADC 计算、并由 CPU 对其进行评估、以获得一致的结果。
如何理解这一描述以及如何在软件中实施它 ？
硬件和软件诊断 •GIO1A -使用 I/O 回路的功能的引导时间软件测试 •GIO1B -使用 I/O 回路的功能的定期软件测试 •GIO2 -信息冗余技术 •GIO3 -静态配置寄存器的定期软件回读 •GIO4 -已写入配置的软件回读
我有两个问题,
1如何理解 I/0回送? 它是一个测试引脚还是可以在正常引脚上工作？
2如何理解"信息冗余技术",你能给我一个例子吗? 如果我们有 GIP 冗余,为什么我们仍然需要 GIO 中的其他安全机制?
72
EDMA1 -包括错误测试在内的基本功能性软件测试
对于功能安全设计、为什么我们需要这样做？ 我们如何在 EDMA 上做到这一点? 启动还是循环？
71
REG2 -基本功能的软件测试、包括错误测试
如何在软件设计中实现这一安全机制? 而在其他 IP 中,它有微笑的安全机制?
安全手册：SWRU569_AM273x_SW22_Sep_revA.pdf Safety_Manual_：
RTI5 -包括错误测试在内的基本功能性软件测试
对于 RTI5、为什么客户需要它？ 如果是,客户如何做它?
6.3.1使用次级自由运行计数器进行1oo2软件表决 二选一(1oo2)通道架构是由 IEC 61508安全标准定义的技术。 在本例中、1oo2架构是一个双通道系统、两个通道中的任何一个都可以执行安全功能。 然后可以对它们进行比较、以确保它们匹配。 RTI 模块包含至少两个上数计数器、此计数器可被用于提供操作系统时间记号。 当一个加法计数器被用作操作系统时基时、可使用第二个加法计数器作为对第一个计数器的诊断、即通过软件对两个定时器中的计数器的值进行定期检查。 Cortex-R5F CPU 内部的 PMU CPU 周期计数器也可用于支持这样一个诊断。 错误响应、诊断的可测试性、以及任一所需的软件要求由系统集成人员所执行的软件来定义。 建议使用一个第二计数器来诊断 RTI 中的故障。
对于这种安全机制，客户如何在软件方面做？ 就像黄色部分一样、它已经在 MCU 硬件模块中完成了、客户只需要进行配置、
在第 5.25章 MDO/Aurora
以下测试可用作该模块的功能安全机制(以提供特定功能的诊断覆盖)： •将在后续版本的 SM 中添加
你是否有一个新版本的安全 maunal 补充这里?
6.3.84 PCR 访问管理 外设中央资源(PCR)提供两个能够限制到外设访问的诊断机制。 根据 PCR 中的外设芯片选择、外设可被时钟选通。 这可被用于禁用未使用的特性、这样它们就不会干扰激活的安全功能。 此外、可对每一个外设芯片选择进行编程以限制基于事务处理优先级的访问。 这一特性可被用于将对于全部外设的访问只限于特许操作系统代码。 复位后、这些安全机制被禁用。 软件必须配置和启用这些机制。 强烈建议使用这些机制。
客户如何处理此问题？ 在 config to hardeare register 上?
在安全手册 SWRU569_AM273x_SW22_SEP_revA.pdf 中 Safety_Manual_：
5.37向量中断管理器(VIM) 向量中断管理器(VIM)聚合器件中断并将它们发送到 R5F CPU。 它可被用在分离或者锁步配置中。
这里说中断被发送到 R5F CPU，如果是，如何处理 DSP，？ DSP 是否可以接收和响应中断事件？
具有 DED 矢量的6.3.141 VIM SRAM 数据 ECC DED 矢量的存在提供了一种有序转换到故障检测状态的机制。 在某些情况下、可能可以从双位错误中恢复。 需要将向量中断管理器(VIM) SRAM 内容的副本镜像到单独的 ECC 保护内存中。 VIM SRAM 可在部分或部分
谁使 SRAM 内容需要镜像到 ECC 内存中？ 它是由硬件自动完成的还是由软件完成的？
5.37向量中断管理器(VIM)
VIM 模块被专门设计用于与 Cortex R5F 一起工作并且是对 ARM 自己的 VIC 模块的一个改进。 VIM 提供锁步功能、这对于满足 ASIL C/D 要求至关重要。
是否意味着对于 VIM 本身来说,它有 LOCSTEP 模式?
RST10 -基本复位功能的软件测试
对于 RST10的安全机制、 客户是否需要在我们的功能安全设计中实现该功能？ 如果我们需要,我们如何做到这一点?
RST1 -热复位的外部监控
在安全手册中，似乎客户必须实施 RST1，这是否正确？ 我们能点燃它吗?
位于该地区的 TI 现场应用工程团队将 亲自解决问题。
将此时标记为"TI 认为已解决"。
TI 现场应用工程团队何时以及如何 与我建立联系？ 如果所有问题都清楚、该如何关闭它？
你什么时候会给我这些问题的反馈? 我在等它。
CC6X.RAM2内存奇偶校验和 C66X.RAM3内存 ECC 安全机制不适用于相同的 C66x RAM。 内存 ECC (C66X.RAM3)适用于 C66x RAM 的某些子集、内存奇偶校验(C66X.RAM3)适用于 C66X RAM 的另一子集、但两种安全机制的组合从不适用于同一 C66X RAM。 因此、仍需要对两种安全机制的支持、才能覆盖所有 C66x RAM。 将需要更新至未来安全手册版本以添加安全机制分组的详细信息、以便明确哪些安全机制适用于哪些 C66X RAM。
你什么时候可以给我反馈?
