主题中讨论的其他器件:HALCOGEN
我尝试在半 CPU 轮询模式下使用硬件 CRC。 按照图4中的流程图操作 https://www.ti.com/lit/an/spna235/spna235.pdf
我通过调用以下命令来设置 CRC 模块:
crcConfig_t crcModuleConfig =
马特
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我尝试在半 CPU 轮询模式下使用硬件 CRC。 按照图4中的流程图操作 https://www.ti.com/lit/an/spna235/spna235.pdf
我通过调用以下命令来设置 CRC 模块:
有任何更新?
我尝试使用 crcSignGen 和 crcGetPSASig 在完全 CPU 模式下运行 。 我能够使用这些函数获取一个 CRC64。
但是、我仍然无法使半 CPU 轮询正常工作。 我找到一些 TI 示例代码、但两者都不起作用:
crcInit();
在上述代码之后、u64Signature 始终为0
您好、Matt、
您可以参考以下主题:
(+) TMS570LC4357:TMS570LC4357 -如何使用软件触发 CRC -基于 Arm 的微控制器论坛-基于 Arm 的微控制器- TI E2E 支持论坛
该线程具有一个示例代码。
--
谢谢。此致、
Jagadish。
我有一种可行的实现方案。 随附的文件显示了半导体 CPU、完整 CPU 和仅软件 CRC64的实现。 然后运行 main()代码,如下所示:
如何在每次使用 Semi CPU 时第一次获得正确的值?
每次使用 Semi CPU 时如何第一次获得正确的值?
您的 HALCoGen 配置是否启用了处理器高速缓存?如果启用了、SRAM 的 MPU 配置是什么?
查看 TMS570LC43x 16/32 RISC 闪存微控制器技术参考手册(修订版 A):
加速一致性端口(ACP)支持硬件缓存一致性、但 ARM Cortex-R5参考手册中的加速器一致性端口接口会说:
对于在 CPU 的 MPU 中配置为内部可缓存直通写操作的存储器区域、Cortex-R5 ACP 存储器一致性方案仅提供连接到 ACP 从端口的外部主器件与具有 Cortex-R5组中数据缓存的 CPU 之间的一致性。 它不为配置为可缓存回写的存储器区域提供一致性。
也就是说、如果包含要进行 CRC 校验的数据的存储器配置为 可高速缓存回写 、这可以解释该问题、因为在失败的迭代中、CRC 的输入可能仅位于处理器 L1数据缓存中、即尚未写回 SRAM。