我正在使用 DMA 实现 SCI 传输、这基于 example_sci_dma.c 示例文件。 I CAN (硬件)触发要定期传输的正确字节数、但发送数据包的内容保持不变。 我已经在调试器中验证 DMA 目标地址是 SCI 发送缓冲器的正确地址、但 DMA 在 DMA 初始化时重复传输发送缓冲器的值。 换句话说、当我初始化 DMA 寄存器时、SCI-TX 缓冲区是{1,2,3,4,5,6,7,8,9}、只有这些数据通过 SCI 传输、即使 SCI-TX 存储器发生了变化。
我通过以下方式触发 DMA 传输： dmaREG->HWCHENAS = 1 (对于 DMA_CH0)。 我是否还需要执行其他操作来更新内部 DMA 存储器/FIFO？
谢谢！
吉姆
Jim、您好！
我创建了一个与您的项目类似的项目、并使用缓存进行了验证、但没有缓存。
启用高速缓存：
禁用高速缓存时：
如果我们启用高速缓存、则始终会得到全零。 我的意思是、即使我更新的数据不是来自 SCI 的。
根据我的理解、这种情况的根本原因是这样
高速缓存将介于 CPU 和主内存之间。 高速缓存存储器 、 临时存储常用数据以加快 CPU 处理速度的补充内存系统。 由于缓存的这种行为、在本例中、如果我们将数据写入 RAM、则数据不会直接写入 RAM、更新后的数据会由缓存保留。 这是因为缓存认为、如果 CPU 再次请求数据、则可以从其存储器快速提供、但不知道 DMA 希望将 RAM 中的这些数据传输到 SCI。 因此我们没有向 SCI 获得正确更新的数据。
该问题的解决方案是
1.一种方法是禁用缓存、如下所示。
我已经在上面的图片中分享了这个结果。
2.另一种方法是需要将相应的存储器配置为直写式配置,如下所示。
正如您在本例中看到的、我启用了高速缓存、但我将 RAM 区域配置为直写式、如果我们确实进行了类似的配置、那么 CPU 写入的数据不仅会写入高速缓存、而且还会立即更新到 RAM 中。 所以、如果 DMA 访问 RAM、那么我们就可以随时获得更新的数据。
测试结果如下：
我随附供您参考的项目、请仔细阅读：
e2e.ti.com/.../DMA_5F00_SCI_5F00_ISSUE_5F00_ESI_5F00_Motion_5F00_LC4357.zip
——
谢谢、此致、
Jagadish。
