[参考译文] TMS570LC4357：按地址导致高速缓存失效

admin

Other Parts Discussed in Thread: HALCOGEN

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TMS570LC4357
主题中讨论的其他器件：HALCOGEN

工具与软件：

从开始执行以下操作：

上述两个函数( coreInvalidateDCByAddress()和 coreCleanDCByAddress() )似乎在 Halcogen 中不可用。

从哪里可以找到这些资源？

谢谢

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Paul、你好！

我也进行了验证、发现您是正确的。

我所能看到的就是 _dCacheInvalidate_和_iCacheInvalidate_ 生成的代码。

我正在与我的高级同事核实、我很快就会回复您。

——
谢谢、此致、
Jagadish。

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

实际上、甚至不存在刷新/清除高速缓存。

好极了、谢谢

当我们在该区域时、_setCPSRValue_()也会很好。

与 NXP 的 SDK 产品相比、TI 的有所失望

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Paul、你好！

我与这个常见问题解答的创建者讨论了这个问题。他提到这些函数不是由 ( coreInvalidateDCByAddress()& coreCleanDCByAddress() )由 HALCoGen 生成的。

他告诉我、这些操作可以在 cortex-R5 TRM 中找到。

在上面的 TRM 中、请参阅第4.3.22节(缓存操作)。

这里介绍了如何执行不同的高速缓存操作：

由于这些整个操作不是由 HALCoGen 生成的、因此我们需要根据要求创建 API。

——

谢谢、此致、
Jagadish。

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

很抱歉,上个星期我尝试的时候论坛已经关闭了...

谢谢您让我知道。

猜我必须刷上我的装配体:)

基于 Arm 的微控制器（参考译文帖）(Read Only)