[参考译文] TM4C123GH6PM：ADC 问题

例如、如果硬件过采样设置为 x4、SS0 (假设)将总共捕获32个样本(8个样本乘以4)？

假设 SS0配置为通过两个步骤对 AIN0和 AIN1进行采样。 在这种情况下、不使用其他六个步骤。 对于4x 过采样、AIN0将被采样4次、四个样本的平均值存储到 FIFO 中。 接下来、对 AIN1进行4次采样、并将四个采样的平均值存储到下一个 FIFO 位置。 由于 SS0只有两个步骤配置、因此在完成 AIN1的平均值计算后将生成中断。 希望这是明确的。  

3. 数据表指出"大多数的 ADC 控制逻辑都以16 MHz 的 ADC 时钟速率运行。 当系统 XTAL 选择 PLL 时、硬件将自动配置内部的 ADC 分频器、以便按照16 MHz 频率工作。" 这是否意味着如果我选择系统时钟频率= 80MHz、ADC 会自动将 ADC 时钟速率降低至16MHz？[/QUOT]

正确。

一个 后续问题：当总共只有8个采样序列发生器时、具有12个输入通道的要点是什么？ 是不是有更多 ADC 输入引脚选项？[/QUOT]

例如、可将8个通道分配给 SS0、将4个通道分配给 SS1。 通过这种分配、所有12个通道都可以进行采样、这种采样方式不在一个序列发生器中、而是在两个序列发生器中。  

[/quote]

您好！

 具体取决于您尝试使用 SS0进行采样的通道数量。 假设您有4个通道、且为每个序列发生器分配了一个通道。 另外一个通道用于 SS0、一个通道用于 SS1、一个通道用于 SS2、一个通道用于 SS3。 从每个序列发生器对通道采样所需的时间将是相同的。 当然、如果为 SS0分配8个通道、而 SS3只有一个通道、则 SS0将花费最长的时间完成转换并生成中断。