主题中讨论的其他器件:SysConfig
工具与软件:
当输入为 HFCLK 时、PLL 输出在每个复位/下电上电后都会变化、如果输入为 SYSOSC、则它保持恒定。
我正在使用外部时钟 HFCLK = 16 MHz 作为 PLL 的输入、PDIV = 1、QDIV = 4和 VCO = 64 MHz 以生成32 MHz 频率(PLL0)
如何解决此问题?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
当输入为 HFCLK 时、PLL 输出在每个复位/下电上电后都会变化、如果输入为 SYSOSC、则它保持恒定。
我正在使用外部时钟 HFCLK = 16 MHz 作为 PLL 的输入、PDIV = 1、QDIV = 4和 VCO = 64 MHz 以生成32 MHz 频率(PLL0)
如何解决此问题?
明白了、感谢您提供的信息。
您是否使用 SDK 中的一个预制示例来执行此操作? 如果不是、 是否使用 SysConfig 设置 时钟配置?
此外、您使用什么作为外部 HFCLK 源? 它是否符合我们的 数据表中提到的规格?
我想知道时钟源是否为有效输入、以及我们是否要采取措施将 HFCLK 输入正确设置为 PLL 的源。 例如、您是否 在切换 HFCLK 启动监视器以将其用作时钟源之前对其进行了检查? 您可以在我们的 技术参考手册中详细了解这一点、特别是在第2节中。 第 2.3.4.3.3节包含有关 HFCLK 启动监视器的信息。