工具与软件：
您好！
根据标题、我通过经验测量发现、我的 AM2434的 ADC 具有 25MHz 的 SMPL_CLK。 这与提到 60MHz 的文档(数据表)相矛盾。
如何将 SMPL_CLK 设置为60MHz？ 我认为需要设置一个片上 PLL。 SDK 中 有关这方面的文档和 ADC 有点儿稀疏、如果需要帮助、那会很有用。
谢谢、Steve
Steve、您好！
您如何确认设备已将25MHz 时钟连接到 ADC？
默认情况下、ADC 仅连接到25MHz 时钟 。
如果上述寄存器值为0x01、则 ADC 时钟必须为60MHz 时钟。
您能否确认您的设置中 ADC 时钟选择多路复用器值的值是多少？
请查看下面的时钟树链接。
此致、
Anil。
尊敬的 Anil：
寄存器为0x00 -与您的示例相同。
我将使用电子表格计算延迟 计数、以便达到所需的 ADC 更新速率(当前5个通道为1kHz)。 我可以让理论与测量的实验速率相匹配的唯一方法是使用25MHz 而不是60MHz：
因此、我得出结论、SMPL_CLK 必须为25MHz。
如何检查时钟树设置？
谢谢、Steve
Steve、您好！
是的、您的理解是正确的。
如果将多路复用器选择值更改为1、则 ADC 将仅以60MHz 运行。
我已经更新了上述注释、如果多路复用器选择为0、则时钟为25MHz、如果多路复用器选择为1、则 ADC 时钟为60MHz。
抱歉、出现拼写错误。
请看下面的图片。
多路复用器时钟选择寄存器是 CTRL MMR。 因此、该存储器位置具备锁定和解锁机制。
锁定 CTRL_MMR 后、用户将无法更改多路复用器选择。
因此、 我们可以使用锁定机制来更改时钟选择、您 可以尝试下面的代码。
有关锁保护的详细信息、请参阅以下章节。
/* set ADC clock source */
SOC_controlModuleUnlockMMR(SOC_DOMAIN_ID_MAIN, 2);
*(volatile uint32_t*)AddrTranslateP_getLocalAddr(0x43008510U) = 0x01;
SOC_controlModuleLockMMR(SOC_DOMAIN_ID_MAIN, 2);
此致、
Anil。