[参考译文] AM263P4：以太网/CPSW 链路故障排除

尊敬的 Tollman：

感谢这样详细的查询。 我将向可以为其提供帮助的人介绍问题和循环。

此致、
Shaunak

尊敬的 Tollman：

1ab)我看不到 PHY 配置有任何问题。   MDI 链路的预期配置(自动协商、全双工、环回关闭)是正确的。

2)如果您能够检查处理器端接收到的数据,则模拟环回对于验证 PHY<->MAC 之间的板载信号路径非常有用。 但是、我不希望这样发现 MDI 链路故障的根本原因。

3)探测 MDI 链路对于验证线路上是否出现自动协商脉冲很有用。 如果对 MDI 终端有疑问、则在此处验证正确的信号电平也很有用。

由于有效的寄存器访问和自协商失败、我怀疑问题是 MDI 电路或链路伙伴能力。

请分享原理图并确认连接方已启用自动协商(CAN 通过电子邮件发送至 e-mayhew@ti.com 以进行私人共享)。

谢谢！

Evan

 1)

关于 PHY 配置。 感谢您的分析。 问题已关闭。

 

2)

相关的培训材料。 根据第3项的反馈、我可能会考虑集成 SDK 示例。

如果我使用这种方法、我想我需要这样的器件：

  Amazon.com NetworxCAT6千兆 RJ45环回测试仪:其他一切

是这样吗？

  

3)

关于探测 MDI、我决定首先轻触以太网电缆并探测 TX 和 RX。 通过在定制(Sitara) PCB 和开关之间断开并重新连接电缆、我可以比较这种行为。

电缆的另一侧是：

  TL-SG105 | 5端口10/100/1000Mbps 桌面交换机| TP-Link

这是一个非常受‘d的(>10万亚马逊评论)、"umb"第2层交换机。  5× 10/100/1000Mbps RJ45端口、支持自动协商和自动 MDI/MDIX。

在准备过程中,我阅读了以下内容:

自动协商-维基百科,自由的百科全书

 

测试1：

该‘s仅连接到 Sitara PCB 时、我在两个"信号对"上都没有任何活动。

 

测试2：

‘s两端都连接了电缆、我看到脉冲以及两个"信号对"上的自动协商页面可能是什么。

 

测试3：

电缆仅连接在交换机端、我看到的活动与测试2相同。 我‘s交换机正在尝试对两个"信号对"进行自动协商、因为链路伙伴可能是半双工的。

 

我认为这表明 PHY 的 MDI 和 RJ-45之间存在问题。

你同意吗？

 

 4)  

我认为再次检查原理图和布局是有道理的。 我可以通过我的 FAE 进行提问。

此致、

Tollman。

尊敬的 Tollman：

理解详细的回答和查询。

Q2)模拟环回将数据返回到 MAC、而不传输到 PHY 的 MDI 输出：

模拟环回测试不需要外部 RJ-45环回、因为这只是验证 MAC<->PHY 之间的信号链。

如果要验证 MDI 侧连接、则反向环回模式和外部环回测试仪都是有效选项。

对于反向环回、设置为：

PHY1 <->RJ45 <->PHY2 <->MAC

-在 PHY1上启用反向环回  

-从 MAC2 -> PHY2 -> PHY1发送数据

-验证此数据是否无错误地环回到 PHY2

Q3)感谢您的确认。 此开关似乎兼容、因此我怀疑问题在于 MDI 方案或布局的硬件级。  

为了涵盖所有可能的原因、请验证：

-使用的 MAC 接口是什么(MII/RMII)?

-如果在 RMII 模式下,是否使用主/从模式,以及 XI 到 PHY 的输入时钟是什么? 可以读取寄存器17h 中的这些设置。

-主板与交换机/PC 之间的网络设置是否兼容( IP 地址、子网、无防火墙等)?

[报价 userid="588454" url="~/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1386807/am263p4-ethernet-cpsw-link-troubleshooting/5307679 #5307679"]

我认为这表明 PHY 的 MDI 和 RJ-45之间存在问题。

你同意吗？

[报价]

确认上述设置后、我同意根本原因更可能出现在 MDI 侧。

欢迎随时通过电子邮件与我分享原理图、 我可以快速抽查 MDI 连接。

谢谢！

Evan

尊敬的 Evan：

感谢您的详细响应。

 

问题2a)

关于：

"模拟环回测试不需要外部 RJ-45环回、因为这只是验证 MAC<->PHY 之间的信号链。"

我被误认为我要使用的回送类型。 我正在寻找一种方法、通过将(全双工) RX+ RX-连接到 TX+ TX-来环回以太网电缆、而不依赖于电缆另一侧的链路伙伴(具有第二个 PHY)。 在图表中、您张贴的内容标记为 External Loopback (外部回送)、但图表中不清楚测试所需的硬件(连接到 RJ-45)。

 外部环回确实需要链路伙伴(外部 PHY)吗？

Q2b)

我的 PCB 有 多个  DP83826。 大概而言、如果需要外部 PHY、我可以在  DP83826之间进行外部环回。

这是可能的吗？

问题3a)

关于：

"正在使用什么 MAC 接口(MII/RMII)？"

我使用的是 AM263Px 的 RMII2。

问题3b)

关于：

"如果处于 RMII 模式、表示使用的是主/从模式、

我打算使用 RMII 从模式、 这是 TI 建议的。

问题3c)

关于：

" PHY 的 XI 上的输入时钟是什么？"

这里是在 PCB 上的两个位置测量的 CLK。 如果路由到 PHY1和 PHY2、则布线不短。 请注意振幅。 我觉得这可能是个问题。

 您是否同意 XI 振荡器输入可能会超出建议运行条件？

问题3)

我也在 CLKOUT (DP83826引脚31)上没有看到任何振荡。

如果 DP83826.XI 良好、我认为应该会在 CLKOUT 上看到 CLK。

你同意吗？

 

问题3)

关于：

"可以读取寄存器17h 中的这些设置。"

 

 

PHY 还通过 DP83826.ModeSelect (上拉)配置为增强模式。

注意：我正在进行一个原型设计、其中的自举电阻器全部手动焊接。 可能会出现错误。

Q1)上的讨论与 PHY 配置有关。 我希望通过分析 MDIO 读取的寄存器、我们可以消除配置问题。

我认为 RCSR.5是错误的。 我需要在驱动器中设置该位。 但是、我认为错误的值不会导致自动协商/链路故障。

你同意吗？

 

问题3f)

RMII 从模式或增强模式是一个问题吗？

 

问题3g)

关于：

"主板与交换机/PC 之间的网络设置是否兼容(IP 地址、子网、无防火墙...)？"

我已经使用相同的测试设置成功测试了使用 AM323x 控制卡的 LwIP。 我使用与同一子网上的 PC 的直接连接进行测试、或者通过上一次开机自检中共享的交换机进行测试。

 

此致、

Tollman

尊敬的 Tollman：

2a)外部环回不需要连接到 PHY 的链路伙伴、因为 MDI 数据在传输到链路伙伴之前会环回到连接器本身。

只需一个 MAC<->PHY 设置就足以进行此测试。 但是、反向环回需要另一个 PHY。

2b)如果 DP83826之间有 RJ-45接口、则此处可进行反向环回。

3ab)感谢您确认此设置。

3°F) 对于 RMII 从模式、XI 上需要50m 时钟输入。除非相对于主/从模式提供了正确的时钟、PHY 将不会链接。 切换到主模式(XI=25M)应该会解决 MDI 侧链路问题、但可能会影响 MAC 侧通信。

3G)感谢确认。

链路故障的原因现在已经清楚、请告诉我可以使用哪些选项为 XI 提供50M 电流、或在 RMII 主模式下为 PHY 重新配置设置。

谢谢！

Evan

您好、偶

 

3°F)  

为避免硬件返工和原理图更改、我宁愿：

•  在 RMII 从模式下运行 PHY
•  重新配置 AM263Px.CLKOUT0频率

如果可能的话。

但是 、我没有看到通过 SysConfig、驱动程序 API 和 μ…轻松完成此操作的方法

是否有办法管理 AM263Px 端的时钟？

注意：如果示波器捕获中看到 AM263Px.CLKOUT0可能出现信号完整性问题、那么 RMII 主模式可能更可取。

这是否合理？

问题5)

我看不到在 RMII 从模式下运行 PHY 的任何优势(除了现在不必焊接)。

我…将每个 AM263PX MAC 连接到一个 PHY、并使该 PHY 已连接(使用磁性元件、浪涌抑制 Θ) RJ-45的视频。

对于此配置、是否存在最好使用 RMII 从模式下的 PHY 的情况？

此致、

Tollman

尊敬的 Tollman：

如果 MAC 和 PHY 之间的距离较大、会导致时钟路由出现失真/信号丢失、则首选 RMII 主模式。

如果 MAC 能够向 PHY 提供有效时钟、而不是附加晶体、则最好采用 RMII 从模式来降低 BOM 成本并减小电路板尺寸。

我不熟悉 AM263x API -要研究重新配置 CLKOUT 频率的可能性、请为 AM263打开一个新线程。

谢谢！

Evan

我正在探索  DP83826作为  RMII 主器件。 由于我有三个(DP83826)  PHY、因此可以：

• 连接 PHY3的 XI 和 XO 上的25MHz 晶体。
• 在 PHY3上启用 CLKOUT、并路由到 PHY2和 PHY3。 请注意数据表第9.1节中  的"CLKOUT 引脚可用于为其他时钟生成 进行了讨论 系统上的"。
• 自举 PHY3 Strap  配置6至 MODE0 (引脚31上的 CLKOUT 25 MHz)
• 将所有 PHY 引导至 RMII 主器件
• 将 PHY3配置为增强模式以允许  CLKOUT。

数据表图9-6 (下图)显示了从 PHY 到 MAC 的50 MHz 参考时钟。  

以下问题假设 三个 AM26Px MAC 都连接到上述配置的三个 PHY。

问题1a：

50 MHz 参考时钟是否在此配置下连接、如果是、如何连接？

问题1b：

 AM263Px.CLKOUT0是否在此配置下连接、 如果是、如何连接？

 

数据表摘录1：

数据表摘录2：

数据表摘录3：

此致、

Tollman

尊敬的 Tollman：

1A)如果 PHY 处于 RMII 主模式、则应将50M 时钟输出连接到 MAC 的50M RMII 时钟输入。

1b)假设 RMII 主模式下的所有 PHY 在其 XI 引脚上都有合适的25M 时钟、PHY 不需要 MAC 的 CLKOUT。

在 PHY3上启用 CLKOUT 并路由至 PHY2和 PHY3

我有一个问题是这里 PHY 之间的时钟布线。 假设 PHY3/PHY1之间共享 PHY3的 CLKOUT、您能否分享有关 该方案的预期布局的详细信息？ 布线长度是多少、时钟如何分离？ 通常、晶体输入靠近 PHY XI 引脚放置、以防止失真、因此扩展和分离的 CLKOUT 可能会违反 XI 时序/完整性要求。

谢谢！

Evan

尊敬的 Tollman：

您是否获得了审阅原理图的机会？ 您能否分享有关此问题的任何最新情况或需要一些支持吗？

此致、
Shaunak