Other Parts Discussed in Thread: AM2431, SYSCONFIG
我将 MCSPI 与模式3配合使用。
如何在输出中反映 MCSPI_CHCONF_0/1/2/3[1]、[2]的 POL 和 PHA 设置结果？
目前、仅设置 POL=1和 PHA=1不会使 SPI_CLK 处于高电平。
之后、执行 SPI 通信(MCSPI_CHCONF 寄存器 FORCE=1)、SPI_CLK 变为高电平并开始运行。
此时、SPI_CLK 上升沿和 SPI_CS 置为有效沿之间的时间太短、无法满足外部 SPI 器件的保持时间要求。
2.如何增加 SPI_CLK 上升沿和 SPI_CS 置为有效边沿之间的时间？
尊敬的 Futoshi：
来解决您的两个查询。
Q1. 将 POL=1和 PHA=1设置为 MCSPI_CHCONF_0/1/2/3[1]后、[2]、应设置哪个寄存器以将 AM2431输出上 SPI 时钟的无效电平更改为高电平？[/QUOT]所以、对于当前 SW 流、您只需将 CS 线路置为有效、这将处理 SPI 时钟输出电平从低到高的过程。
我还将指出该规范的相关代码部分。
对于中断模式、请查看 API： MCSPI_transferControllerIntr ()
对于轮询模式、请查看 API： MCSPI_transferControllerPoll ()
这是代码片段 手动置位 CS：
Q2：如何增加 SPI 时钟不活动级别变更为高电平与 CS 生效之间的时间？可以通过在 SysConfig 工具中设置字段来增加此时间。
请找到随附的图像。
希望这能解答您的疑问。
此致、
Vaibhav
[/quote]
尊敬的 Vaibhav：
即使我设置了芯片选择 TCS、从 SPI 时钟不活动级别变为高电平到 CS 生效的时间也不会改变。
数据表指出："该2位字段定义 CS 切换与 MCSPI 时钟的第一个或最后一个边沿之间的接口时钟周期数。"
这与我想更改的内容不同。
如何增加 SPI 时钟不活动级别更改为高电平与 CS 置为有效之间的时间？
您好、Futoshi
我有几个跟进问题。
我知道您需要更改 MCSPI 时钟(从低电平状态变为高电平状态)与芯片选择生效之间的时间。
但是、在我的逻辑分析仪上、SW 流如下、与您的图不匹配。
我附上了两个图表。 (注：D0是时钟、D1是片选、D2是数据)
首先、CS 线路被置为有效、然后时钟从非活动电平变为高电平。
附加的图像也是如此。
您是否在图表中错误地标记了时钟和 CS？
期待您的答复。
此致、
Vaibhav
您好、Futoshi
这是逻辑分析仪软件的当前设置。
这是 SysConfig 设置。
根据上述设置、当我运行示例时、我在事务开始时得到的就是这样。
第一个是时钟、第二个是芯片选择。
我看到时钟从低电平变为高电平、然后片选从高电平变为低电平(置为无效)。
您之前提到的是上述组合吗？
此致、
Vaibhav
尊敬的 Vaibhav：
芯片选择的逻辑被反转。
它在置位时变为高电平。
在我的环境中、此时间很短、大约为40ns。
区别是什么？ 你能找出原因吗?
您好、Futoshi
非常感谢您的耐心。
我刚才检查了设置。
在我的环境中、我还看到差异为40ns。
说起来很安全 这已经在我的设置中复制。
我的后续问题是：
您是否需要解释为什么存在此时间间隔？ 是否希望它为0ns？
或者您只需要一种方法来使值为 x ns、其中 x < 40ns 且 x！= 0？
期待您的答复。
此致、
Vaibhav
尊敬的 Vaibhav：
外设端的保持时间规格为200ns 或更长。
40ns 不能满足这一时间要求、可能会导致操作错误。
因此、我想增加这次的时间。
此致、
您好！
因此、随着几个字段的变化、如上所述：
和
如果您没有看到该值增加到200ns、则不可能、这来自 SW Dev 团队。
此致、
Vaibhav
